女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Cadence Integrity 3D-IC平臺進行工藝認證

Cadence楷登 ? 來源:Cadence楷登 ? 作者:Cadence楷登 ? 2021-11-19 11:02 ? 次閱讀

Integrity 3D-IC 是 Cadence 新一代多芯片設計解決方案,它將硅和封裝的規劃和實現,與系統分析和簽核結合起來,以實現系統級驅動的 PPA 優化。

原生 3D 分區流程可自動智能創建邏輯內存器件的 3D 堆疊配置,優化 3D 堆疊設計的 PPA 結果。

客戶可以放心采用 Cadence Integrity 3D-IC 平臺和 Samsung Foundry 的多 Die 實現流程,打造新一代超大規模計算、移動、汽車和人工智能應用。

中國上海,2021 年 11 月 18 日——楷登電子(美國 Cadence 公司,NASDAQ:CDNS),作為 Samsung Advanced Foundry Ecosystem(SAFE)的緊密合作伙伴,Cadence 公司于宣布,Samsung Foundry 已經對 Cadence Integrity 3D-IC 平臺的 2D-to-3D 原生 3D 分區流程進行了工藝認證

利用新流程,客戶可以將現有的 2D 設計分割成 3D 邏輯內存器件(Memory-on-logic)配置,與原來的 2D 設計相比,可以通過同構 3D 堆疊獲得更好的功耗、性能和面積(PPA)結果。該流程還為分區設計提供了強大的 3D-IC 系統規劃、實現和早期分析能力,是客戶打造復雜的新一代超大規模計算、移動、汽車和人工智能應用的理想選擇。

由于內存墻限制,RAM 的訪問速度跟不上 CPU 的執行速度,導致整個系統因內存延遲而變慢。克服這個問題的方法之一是采用同構的堆疊配置,并將存儲器放在邏輯之上。這種配置安裝在同一封裝中時,可以減少導線長度和面積,加快內存訪問速度,因此有助于提高 CPU 核心的性能。

Integrity 3D-IC 平臺的 3D 分區功能使用戶能夠分離出內存宏和標準單元,并將它們放置在 3D 同構堆疊內的兩個不同裸片上。自動流程在宏和標準單元之間建立連接的同時,進行 3D 堆棧的分區和完整實現。最終確定每個裸片的內容之后,系統和封裝就可以在 Integrity 3D-IC 平臺上實現,進行凸點規劃、實現、與其他裸片的協同設計,以及熱、功耗和靜態時序分析(STA)的早期分析。

“對于在 3D-IC 配置方面具有不同自動化分區要求的客戶,可以利用 Samsung Foundry MDI 參考流程的這種獨特功能來探索芯片堆疊的效果,該流程基于 Cadence 新款 Integrity 3D-IC 平臺中的原生 3D 分區功能。”Samsung Electronics 工藝設計技術副總裁 Sangyun Kim 表示,“Cadence 和 Samsung 之間的這種成功合作為客戶提供了 3D 堆疊設計的分區、實現和分析流程,使他們能夠減小功耗和面積,同時提高整體系統性能。”

“通過與 Samsung Foundry 的持續合作,我們在多裸片設計實現領域進行了合作創新,并提供了自動化的原生 3D 分區流程。”Cadence 公司數字與簽核事業部產品工程副總裁 Vivek Mishra 表示,“Samsung Foundry 用于多裸片設計實現的先進封裝技術,結合 Cadence 集成化的 Integrity 3D-IC 平臺,為我們的共同客戶提供了強大的多裸片解決方案。”

Integrity 3D-IC 平臺為客戶提供了通用的控制面板和數據庫、完整的規劃系統、無縫集成的設計實現工具、集成化的系統級分析能力和易于使用的界面,并允許用戶使用 Virtuoso Design Environment 和 Allegro 封裝技術實現協同設計。該平臺還包括更廣泛的 Cadence 3D-IC 解決方案組合,包括用于電源分配網絡(PDN)分析的 Voltus IC Power Integrity Solution、用于 3D 熱分析的 Celsius Thermal Solver、用于 3D 簽核時序的 Tempus Timing Signoff Solution 和用于電路布局驗證(LVS)的 Pegasus Verification System。

責任編輯:haq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 3D
    3D
    +關注

    關注

    9

    文章

    2948

    瀏覽量

    109398
  • 驅動
    +關注

    關注

    12

    文章

    1894

    瀏覽量

    86485
  • Cadence
    +關注

    關注

    65

    文章

    962

    瀏覽量

    143767

原文標題:Cadence Integrity 3D-IC平臺通過Samsung Foundry 5LPE工藝設計堆疊的原生3D分區流程認證

文章出處:【微信號:gh_fca7f1c2678a,微信公眾號:Cadence楷登】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦
    熱點推薦

    Cadence攜手臺積公司,推出經過其A16和N2P工藝技術認證的設計解決方案,推動 AI 和 3D-IC芯片設計發展

    :CDNS)近日宣布進一步深化與臺積公司的長期合作,利用經過認證的設計流程、經過硅驗證的 IP 和持續的技術協作,加速 3D-IC 和先進節點技術的芯片開發進程。作為臺積公司 N2P、N5 和 N3
    的頭像 發表于 05-23 16:40 ?450次閱讀

    3D閃存的制造工藝與挑戰

    3D閃存有著更大容量、更低成本和更高性能的優勢,本文介紹了3D閃存的制造工藝與挑戰。
    的頭像 發表于 04-08 14:38 ?634次閱讀
    <b class='flag-5'>3D</b>閃存的制造<b class='flag-5'>工藝</b>與挑戰

    Cadence榮獲2025中國IC設計成就獎之年度卓越表現EDA公司

    近日,由全球電子技術領域知名媒體集團 ASPENCORE 主辦的“2025 中國 IC 領袖峰會暨中國 IC 設計成就獎頒獎典禮”在上海舉行。Cadence 楷登電子再次榮獲中國 IC
    的頭像 發表于 03-31 13:59 ?306次閱讀

    西門子Innovator3D IC平臺榮獲3D InCites技術賦能獎

    此前,2025年33日至6日,第二十一屆年度設備封裝會議(Annual Device Packaging Conference,簡稱DPC 2025)在美國亞利桑那州鳳凰城成功舉辦。會上,西門子 Innovator3D
    的頭像 發表于 03-11 14:11 ?615次閱讀
    西門子Innovator<b class='flag-5'>3D</b> <b class='flag-5'>IC</b><b class='flag-5'>平臺</b>榮獲<b class='flag-5'>3D</b> InCites技術賦能獎

    基于TSV的3D-IC關鍵集成技術

    3D-IC通過采用TSV(Through-Silicon Via,硅通孔)技術,實現了不同層芯片之間的垂直互連。這種設計顯著提升了系統集成度,同時有效地縮短了互連線的長度。這樣的改進不僅降低了信號傳輸的延時,還減少了功耗,從而全面提升了系統的整體性能。
    的頭像 發表于 02-21 15:57 ?1111次閱讀
    基于TSV的<b class='flag-5'>3D-IC</b>關鍵集成技術

    Cadence宣布收購Secure-IC

    近日, 楷登電子(美國 Cadence 公司,NASDAQ:CDNS)近日宣布已就收購領先嵌入式安全 IP 平臺提供商 Secure-IC 達成最終協議。Secure-IC 的優秀人才
    的頭像 發表于 01-24 09:18 ?725次閱讀

    Cadence收購Secure-IC強化嵌入式安全布局

    近日,全球領先的電子設計自動化(EDA)解決方案提供商Cadence宣布,已成功達成最終協議,將收購嵌入式安全IP平臺領域的佼佼者Secure-IC
    的頭像 發表于 01-23 16:27 ?584次閱讀

    CoWoS工藝流程說明

    CoWoS(Chip-on-Wafer-on-Substrate),指的是將多個裸片(die)集成在一個TSV轉換板(interposer)上,然后將這個interposer連接到一個基板上。CoWoS是一種先進的3D-IC封裝技術,用于高性能和高密度集成的系統級封裝。
    的頭像 發表于 10-18 14:41 ?1870次閱讀
    CoWoS<b class='flag-5'>工藝</b>流程說明

    物聯網行業中3D打印工藝——SLS(選擇性激光燒結)工藝

    3D打印工藝——SLS打印技術簡介 工藝全稱: 選擇性激光燒結,其工作原理是借助紅外激光在高溫下進行粉末燒結材料,并以逐層堆積的方式成型三維零件的一種快速成型技術。
    的頭像 發表于 09-23 15:57 ?1218次閱讀
    物聯網行業中<b class='flag-5'>3D</b>打印<b class='flag-5'>工藝</b>——SLS(選擇性激光燒結)<b class='flag-5'>工藝</b>

    Cadence與Samsung Foundry開展廣泛合作

    (GAA)節點上 AI 和 3D-IC 半導體的設計速度。Cadence 與 Samsung 的持續合作大大推進了業界要求最苛刻應用中的系統和半導體開發,如人工智能、汽車、航空航天、超大規模計算和移動應用。
    的頭像 發表于 08-29 09:24 ?845次閱讀

    剖析 Chiplet 時代的布局規劃演進

    3D-IC和Chiplet設計所帶來的挑戰及其對物理布局工具的影響,并討論EDA(電子設計自動化)供應商如何應對這些挑戰。 Part 1 3D-IC 和異構芯片出現對設計帶來的影響 3D-IC 和異構芯片的出現要求對物理布局工具
    的頭像 發表于 08-06 16:37 ?651次閱讀
    剖析 Chiplet 時代的布局規劃演進

    Samsung 和Cadence3D-IC熱管理方面展開突破性合作

    ? 企業若想保持領先地位,往往需要在快速發展的技術領域中培養戰略合作伙伴關系并開展前沿創新。Samsung 和 Cadence3D-IC 熱管理方面的突破性合作就完美詮釋了這一策略。此舉不僅
    的頭像 發表于 07-16 16:56 ?1111次閱讀

    西門子推出Innovator3D IC,用于 3D IC 設計、驗證和制造的多物理場集成環境

    IC能夠提供一個集成式環境,用于構建半導體封裝組件的完整數字孿生。該集成環境采用統一數據模型進行設計規劃、原型驗證和預測分析,有助于推動實現、多物理場分析、機械設計、測試、Signoff一直到發布制造。 Innovator3D
    發表于 06-28 14:58 ?853次閱讀

    Cadence與Intel Foundry的戰略合作取得重大成果

    設計套件 (PDK),逐步深化了兩家公司在多個 Intel 工藝節點上的 3D-IC 賦能、EDA 流程和 IP 開發方面的合作。
    的頭像 發表于 06-26 11:24 ?1046次閱讀

    借助云計算加速3D-IC可靠性的機械應力模擬

    《半導體芯科技》雜志文章 Ansys公司最近與臺積電和微軟合作開發聯合解決方案,該解決方案為分析2.5D/3D-IC多芯片系統中的機械應力提供了高容量云解決方案,使共同客戶能夠避免現場故障,并延長
    的頭像 發表于 06-03 16:05 ?763次閱讀
    借助云計算加速<b class='flag-5'>3D-IC</b>可靠性的機械應力模擬