中國上海，2024 年 6 月 26 日——楷登電子（美國 Cadence 公司，NASDAQ：CDNS）近日宣布其與 Intel Foundry 的戰(zhàn)略合作取得了重大成果。從 Intel 18A 開始，Cadence 陸續(xù)宣布推出完整的嵌入式多芯片互連橋（EMIB）2.5D 高級(jí)封裝流程、面向 Intel 18A 數(shù)字和定制/模擬流程的增強(qiáng)功能、廣泛的 IP 組合以及跨各種工藝節(jié)點(diǎn)的相應(yīng)工藝設(shè)計(jì)套件 （PDK），逐步深化了兩家公司在多個(gè) Intel 工藝節(jié)點(diǎn)上的 3D-IC 賦能、EDA 流程和 IP 開發(fā)方面的合作。

Cadence 與 Intel Foundry 正在開展的合作項(xiàng)目取得了一些關(guān)鍵成果，包括：

●EMIB 參考流程：完整的 AI 驅(qū)動(dòng)的Cadence流程，包括 Integrity3D-IC Platform，其中集成了 AllegroX Advanced Package Designer（APD）、Sigrity技術(shù)、Clarity3D Solver、PegasusVerification System和 VirtuosoStudio。該流程構(gòu)成了利用 Intel EMIB 技術(shù)的 Intel 高級(jí)封裝參考流程，并經(jīng)過優(yōu)化，能與 Intel 18A 技術(shù)無縫配合。先進(jìn)的 EMIB 2.5D 參考流程使客戶能夠成功地完成全流程異構(gòu)設(shè)計(jì)，從系統(tǒng)級(jí)規(guī)劃、物理優(yōu)化和分析無縫過渡到兼顧 DRC 的實(shí)現(xiàn)和物理簽核，極大地提高了生產(chǎn)力，縮短了上市時(shí)間。

●面向 Intel 18A 的數(shù)字全流程：完整的 AI 驅(qū)動(dòng)的 Cadence RTL-to-GDS 流程已通過認(rèn)證并針對 Intel 18A 技術(shù)進(jìn)行了優(yōu)化，該技術(shù)采用了 RibbonFET 全環(huán)繞柵極晶體管和 PowerVia 背面供電，使客戶能夠?qū)崿F(xiàn)具有挑戰(zhàn)性的 PPA 目標(biāo)。整個(gè)流程包括 AI 驅(qū)動(dòng)的 Cadence Cerebrus Intelligent Chip Explorer、GenusSynthesis Solution、Innovus Implementation System、Quantus Extraction Solution、Quantus Field Solver、TempusTiming Solution、Pegasus Verification System、LiberateCharacterization和 VoltusIC Power Integrity Solution。

●面向 Intel 18A 的定制/模擬流程：Cadence 基于 AI 的 Virtuoso Studio、Spectre Simulation Platform、Voltus-XFi Custom Power Integrity Solution 和 EMX Planar 3D Solver已通過 Intel 18A 認(rèn)證。Virtuoso Studio 與 Innovus Implementation System 集合，為混合信號(hào)設(shè)計(jì)提供了完整的實(shí)現(xiàn)方法。Virtuoso Studio 支持完成復(fù)雜模擬/混合信號(hào)設(shè)計(jì)所需的功能，如基于器件級(jí)和標(biāo)準(zhǔn)單元的自動(dòng)化布局布線 （P&R）、輔助器件編輯功能、集成 EM-IR 檢查、集成簽核質(zhì)量寄生參數(shù)提取和集成簽核質(zhì)量物理驗(yàn)證，從而在 Intel 18A 制程上進(jìn)行高效的設(shè)計(jì)和版圖實(shí)現(xiàn)。

●面向 Intel 18A 的設(shè)計(jì) IP：Cadence 支持先進(jìn)高性能計(jì)算（HPC）和人工智能與機(jī)器學(xué)習(xí) （AI/ML）應(yīng)用的前沿標(biāo)準(zhǔn)，使雙方的共同客戶能實(shí)現(xiàn)可擴(kuò)展的高性能設(shè)計(jì)，更快向市場推出采用 Intel Foundry 最先進(jìn)硅技術(shù)和 3D-IC 封裝功能的創(chuàng)新產(chǎn)品。面向 Intel 18A 技術(shù)的 Cadence 設(shè)計(jì) IP 包括：企業(yè)級(jí) PCI Express（PCIe） 6.0 和 Compute Express Link （CXL）、LPDDR5X/5 8533Mbps 多標(biāo)準(zhǔn) PHY（用于支持各種內(nèi)存應(yīng)用）、Universal Chiplet Interconnect Express（UCIe）（用于增強(qiáng)多芯片系統(tǒng)級(jí)封裝集成度）以及 112G 超長距離 SerDes（可實(shí)現(xiàn)卓越的比特誤碼率 BER 性能）。

“我們與 Intel Foundry 在 3D-IC 賦能、EDA 流程和 IP 方面開展了密切合作，并取得了豐碩成果，助力雙方的共同客戶開發(fā)復(fù)雜的 AI 半導(dǎo)體和電子系統(tǒng)，”Cadence 高級(jí)副總裁兼定制 IC 與 PCB 事業(yè)部總經(jīng)理Tom Beckley表示，“成功推出完整的 EMIB 2.5D 先進(jìn)封裝流程及其他關(guān)鍵技術(shù)，證明了我們的合作是富有成效的，也很好地兌現(xiàn)了我們致力于推動(dòng)新一代系統(tǒng)創(chuàng)新的承諾。”

“要應(yīng)對系統(tǒng)級(jí)探索和優(yōu)化方面的挑戰(zhàn)，需要從 RTL 到封裝、電路板和系統(tǒng)層面開展協(xié)同設(shè)計(jì)和協(xié)同優(yōu)化，”Intel Foundry 生態(tài)系統(tǒng)技術(shù)辦公室副總裁兼總經(jīng)理Suk Lee說道，“Cadence 是我們重要的生態(tài)系統(tǒng)合作伙伴之一，給予了我們鼎力支持。Cadence 提供一流的、AI 驅(qū)動(dòng)的 EDA 解決方案和 IP 技術(shù)，幫助我們實(shí)現(xiàn)發(fā)展目標(biāo)，打造 AI 時(shí)代的系統(tǒng)代工廠。”

關(guān)于 Cadence

Cadence 是電子系統(tǒng)設(shè)計(jì)領(lǐng)域的關(guān)鍵領(lǐng)導(dǎo)者，擁有超過 30 年的計(jì)算軟件專業(yè)積累。基于公司的智能系統(tǒng)設(shè)計(jì)戰(zhàn)略，Cadence 致力于提供軟件、硬件和 IP 產(chǎn)品，助力電子設(shè)計(jì)概念成為現(xiàn)實(shí)。Cadence 的客戶遍布全球，皆為最具創(chuàng)新能力的企業(yè)，他們向超大規(guī)模計(jì)算、5G 通訊、汽車、移動(dòng)設(shè)備、航空、消費(fèi)電子、工業(yè)和醫(yī)療等最具活力的應(yīng)用市場交付從芯片、電路板到完整系統(tǒng)的卓越電子產(chǎn)品。Cadence 已連續(xù)十年名列美國財(cái)富雜志評(píng)選的 100 家最適合工作的公司。