女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

抖動對系統性能的影響

電子設計 ? 來源:網友電子設計發布 ? 作者:網友電子設計發布 ? 2021-11-23 17:45 ? 次閱讀

如果您在通信行業工作,那么您可能很熟悉抖動對系統性能的影響。抖動不僅會降低數據轉換器的性能,而且還可在高速數字系統中產生誤碼。憑直覺判斷,給時鐘增加噪聲會增大系統其它部分的噪聲。因此我總是試圖通過選擇可帶來最小附加抖動的組件來最大限度地降低總體抖動。顧名思義,附加抖動就是由位于時鐘源(例如合成器或振蕩器)與被計時器件之間的組件所增加的噪聲。該附加噪聲可增大時鐘的不確定性,導致抖動增加。

在實際系統中,一個時鐘源要驅動多個器件,因此可使用時鐘緩沖器(通常稱為扇出緩沖器)來復制信號源,提供更高的激勵電平。

LMK00304 扇出緩沖器就是一個很好的例子。時鐘緩沖器產生的附加抖動主要影響時鐘的寬頻帶噪聲。它可使用圖 2 中所示的方根公式進行計算。

附加抖動的計算方法是:使用信號源 (J1) 測量出總體綜合抖動,然后加入緩沖器并在輸出端進行相同的測量。不過要小心一點,……如果您使用傳統信號發生器,那么時鐘的噪聲等級可能會誤導您,讓您以為所產生的附加噪聲微不足道。

良好的測量技術可確保測量所使用信號源的噪聲遠遠小于被測量器件。例如,使用一個由 Agilent E5052 信號源分析器和 Wenzel 100 MHz 振蕩器(具有信號調節)組成的測試裝置,我們將測量到大約 46fs 的綜合抖動。而在時鐘后面布置一個緩沖器并進行相同的測量,則可得到大約 102fs 的總體綜合抖動。使用以下公式計算附加抖動:

pYYBAGGKa3qAHJDEAAAQp4CjgEU769.jpg

我們的測試裝置得到了大約 91fs 的附加抖動。如果我們將時鐘源改為高質量信號發生器等可能將要裝在您工作臺上的組件,信號源抖動將升高至 150fs 左右。這就越來越有意思了,……而且也不那么顯眼。如果現在我們將相同的緩沖器放在該噪聲源的后面并再次測量總體綜合抖動,得到的結果將大體相同,會讓我們認為附加抖動可以忽略。

因此,您在比較不同廠商時鐘緩沖器的產品說明書時,務必要查看參數說明(或者給應用工程師打個電話),了解抖動如何測量。如果時鐘源的噪聲相對于被測量器件而言比較高,那么抖動數字可能會有誤導性。您在自己進行測量時也要牢記這一點,否則您可能會發現尋找附加抖動的地方完全不對!

責任編輯:haq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 時鐘緩沖器
    +關注

    關注

    2

    文章

    142

    瀏覽量

    51244
  • 模擬
    +關注

    關注

    7

    文章

    1436

    瀏覽量

    84336
  • 測量
    +關注

    關注

    10

    文章

    5167

    瀏覽量

    112921
收藏 人收藏

    評論

    相關推薦
    熱點推薦

    AD9508 1.65GHz時鐘扇出緩沖器,集成輸出分頻器和延遲調整技術手冊

    AD9508提供時鐘扇出能力,針對能使系統性能達到優質的低抖動進行設計。這款器件能滿足時鐘數據轉換器等應用所需的相位噪聲和低抖動要求,可優化這些應用的性能
    的頭像 發表于 04-10 14:05 ?264次閱讀
    AD9508 1.65GHz時鐘扇出緩沖器,集成輸出分頻器和延遲調整技術手冊

    核芯互聯CLF04828超低噪聲時鐘抖動消除器介紹

    隨著現代電子系統對高精度、高可靠性時鐘信號需求的不斷提升,時鐘抖動成為影響系統性能的關鍵因素。核芯互聯科技有限公司重磅推出CLF04828超低噪聲去抖時鐘,憑借其領先的雙PLL架構、超低相位噪聲和靈活的輸出配置,為多領域高
    的頭像 發表于 03-04 12:38 ?499次閱讀
    核芯互聯CLF04828超低噪聲時鐘<b class='flag-5'>抖動</b>消除器介紹

    VirtualLab Fusion應用:光波導系統性能研究

    任何光學系統的設計過程都必須包括對系統性能的研究,這是一個關鍵步驟。當然,這包括用于增強和混合現實(AR/MR)領域的光波導設備,作為光學系統相對復雜的代表。根據不同的應用,“性能”可
    發表于 02-10 08:48

    華納云:VFS在提升文件系統性能方面的具體實踐

    VFS(Virtual File System)通過提供統一的接口和抽象層,使得操作系統能夠以高效的方式管理和訪問不同的文件系統。以下是一些VFS在提升文件系統性能方面的具體實踐示例: 統一的
    的頭像 發表于 11-27 15:59 ?657次閱讀

    PCIe延遲對系統性能的影響

    隨著技術的發展,計算機系統性能的要求越來越高。PCIe作為連接處理器、內存、存儲和其他外圍設備的關鍵接口,其性能直接影響到整個系統的表現。PCIe延遲,作為衡量數據傳輸效率的重要指標
    的頭像 發表于 11-26 15:14 ?2031次閱讀

    SSD硬盤對系統性能的影響

    隨著科技的不斷進步,存儲設備也在不斷地更新換代。固態硬盤(SSD)作為一種新型的存儲設備,相較于傳統的機械硬盤(HDD),在性能上有著顯著的提升。 1. 啟動速度 SSD硬盤的啟動速度遠快于HDD
    的頭像 發表于 11-23 09:36 ?1451次閱讀

    電源軌噪聲對系統時鐘抖動的影響

    通過上一期我們了解到:數字電子產品中電源軌噪聲和時鐘抖動是有關聯的,以及測量電源軌噪聲的方案,接下來我們基于實際測量,揭示電源軌噪聲對系統時鐘抖動的影響。
    的頭像 發表于 11-22 16:11 ?585次閱讀
    電源軌噪聲對<b class='flag-5'>系統</b>時鐘<b class='flag-5'>抖動</b>的影響

    抖動定義和測量

    引言:時鐘抖動(jitter)是現代通信和數字系統中至關重要的性能指標之一,對數據傳輸速率和系統同步起著關鍵作用。本文將深入探討時鐘抖動的定
    的頭像 發表于 10-21 16:15 ?1415次閱讀
    <b class='flag-5'>抖動</b>定義和測量

    PLL抖動對GSPS ADC SNR及性能優化的影響

    電子發燒友網站提供《PLL抖動對GSPS ADC SNR及性能優化的影響.pdf》資料免費下載
    發表于 09-20 11:11 ?0次下載
    PLL<b class='flag-5'>抖動</b>對GSPS ADC SNR及<b class='flag-5'>性能</b>優化的影響

    CDR電路設計與抖動管理

    在高速串行通信系統中,CDR(時鐘數據恢復)技術是實現數據傳輸的關鍵技術之一。然而,CDR電路的設計面臨著一個重要的挑戰——抖動抖動現象指的是數據信號在實際傳輸過程中的位置相對于理想位置的偏離
    的頭像 發表于 09-10 10:42 ?847次閱讀

    晶振的抖動會帶來哪些影響

    晶振的抖動是時鐘信號穩定性和準確性的重要影響因素,它可能由多種因素引起,如溫度變化、電磁干擾、電源噪聲、器件老化等。晶振的抖動不僅會影響系統的時序性能,還可能對數據傳輸、信號處理和
    的頭像 發表于 08-19 18:02 ?1109次閱讀

    FPGA如何消除時鐘抖動

    在FPGA(現場可編程門陣列)設計中,消除時鐘抖動是一個關鍵任務,因為時鐘抖動會直接影響系統的時序性能、穩定性和可靠性。以下將詳細闡述FPGA中消除時鐘
    的頭像 發表于 08-19 17:58 ?2529次閱讀

    簡述時鐘抖動的產生原因

    時鐘抖動(Clock Jitter)是時鐘信號領域中的一個重要概念,它指的是時鐘信號時間與理想事件時間的偏差。這種偏差不僅影響數字電路的時序性能,還可能對系統的穩定性和可靠性造成不利影響。以下是對時鐘
    的頭像 發表于 08-19 17:58 ?3582次閱讀

    穩態誤差反映了系統的什么性能

    穩態誤差是控制系統中一個重要的性能指標,它反映了系統在達到穩態時,輸出與期望值之間的差異。在控制系統的設計和分析中,穩態誤差的分析和計算對于提高系統
    的頭像 發表于 07-29 10:52 ?2512次閱讀

    三菱PLC掃描周期對控制系統性能的影響

    同樣具有不可忽視的作用。本文將從掃描周期的定義、影響因素、對控制系統性能的具體影響以及優化方法等方面進行詳細闡述,以期為讀者提供深入的理解和認識。
    的頭像 發表于 06-18 10:02 ?2297次閱讀