女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

支持jesd204b協議高速DAC芯片AD9144配置

OpenFPGA ? 來源:明德揚 ? 作者:明德揚 ? 2021-10-08 17:40 ? 次閱讀

背景

AD9144是一款支持jesd204b協議高速DAC芯片。AD9144-FMC-EBZ是基于AD9144的評估板(Evaluation Board),它是主要由AD9144,AD9516,與PIC16F單片機組成的系統。工程上使用AD9144具有時鐘時序要求很高和寄存器配置復雜的難點。

配置AD9144-FMC-EBZ,有兩種途徑:

1、通過FPGA母板,經由FMC接口,使用SPI配置寄存器

2、通過ADI提供的軟件工具,配合母板(ADS7)來配置寄存器

官方的指導說明鏈接:https://wiki.analog.com/resources/eval/dpg/ad9144-fmc-ebz

遇到問題:

我們在嘗試第一種方法的時候,遇到了SPI寄存器寫不進的情況和讀寫不一致的情況。而第二種方法則需要ADS7用作母板。

調試

完成了以KC705作為母板,正確配置AD9144,并輸出62.5MHz正弦波。

整個流程需要先在KC705上運行提供的HDL工程,隨后進入軟件工具配置流程。這里的HDL工程主要完成的是:Jesd204發送端的配置與正弦余弦信號的輸出。另外,這里的軟件工具配置流程既使用ADI官方提供的工具對AD9144和AD9516分別進行配置。

在調試開始前,硬件鏈接如下圖所示:

1、AD9516寄存器配置獲得

AD9516的作用是對輸入時鐘分頻,為AD9144分別提供:sysref(3.91M),和refclk(125M)。

這里使用了AD9516-Evaluation-Software完成配置。軟件下載鏈接:

https://www.analog.com/en/design-center/evaluation-hardware-and-software/evaluation-boards-kits/eval-ad9516-4.html#eb-relatedsoftware

在安裝結束后,打開軟件并選擇正確的型號,這里選AD9516-1

分別按下圖所示進行配置:輸入時鐘(來自KC705)設置為2500;分頻系數如圖設置:最后得到兩組頻率為120M和3.9063M的時鐘;點擊左下角的橙色框(RGISTER W/R)中的WRITE。

點擊“file”,點擊“Save Setup”,導出“stp”文件。

打開導出的.stp文件,如圖:這個文件記錄了寄存器地址與對應的值,將于后續步驟導入。

2、AD9144&AD9516寄存器配置:

A、首先到AD公司官網搜索DAC Software Suite和Analysis Control Evaluation軟件,下載并安裝;

B、打開已經安裝好的ACE軟件,界面如下圖所示。在硬件連接正確的情況下,圖中紅圈會檢測到所連接的硬件板卡,點擊圖中綠圈的LED狀按鈕,AD9144-FMC-EBZ板卡上的藍色LED燈會隨之閃爍,說明連接成功。

C、雙擊打開“AD9144-FMC-EBZ”板卡。在“initial configuration”界面中按如圖所示進行設置,點擊“summary”并“apply”,雙擊右側紅色圖框中的AD9144芯片。

D、在打開的界面中按圖中配置設置DAC calibration,選擇“DAC3 DAC2”并點擊“calibrate”。

E、點擊上圖右下角的“Proceed to memory map”,按照項目所需配置好AD9144相關的寄存器表的值,點擊右上apply selected將對應的寄存器值寫入AD9144芯片。

F、在電腦開始菜單》Analog Devices尋找“AD9144&AD9135&AD9136 SPI”并打開,軟件界面如圖所示:

G、在上方框中點擊“read all registers”,然后點擊“save registers to file”得到“.csv”文件,右鍵將其用記事本打開,如圖所示,找到AD9516芯片開頭的寄存器區域,將之前通過AD9516 Evaluation Software得到的stp文件中的寄存器值添加進.csv文件中并保存。

如圖所示,第一列是AD9144/AD9516的芯片,第二列是對應芯片的寄存器地址,第三列是寄存器對應的值,將AD9516所有寄存器的值添加進來并保存。

H、打開“AD9144&AD9135&AD9136 SPI”軟件并選擇“restore registers from file”,將上一步中修改保存好的.csv文件導入。

I、將vivado中的工程bit流文件燒錄到板子上,通過ila抓取并觀察tx_sync信號,發現信號持續拉高,返回AD9144&AD9135&AD9136 SPI軟件read all registers,觀察如圖區域,如果圖中所示四個寄存器值都為0F,vivado tx_sync持續拉高,并且txdata有數值輸出,則說明AD9144與JESD204B同步成功,此時用示波器測量AD9144板卡輸出可觀測到波形輸出。

調試過程中遭遇問題

1.SPI配置失敗問題?

2.AXI-Lite的參數設置?

通過在Analysis Control Evaluation軟件中讀取AD9144寄存器表值,查詢0x453-0x45A寄存器值,得到關鍵參數L,SCR,F,K,M,N,N’,S,CF,HD等的值。

通過文檔PG066 P27-P28中所示的值,計算出AXI協議所需要的每個寄存器地址的值。填入到vivado工程模塊中的AXI協議部分。

Vivado工程中的AXI協議部分:地址填入PG066 P27-P28中的寄存器地址,值填入更據關鍵參數算出來的值。

責任編輯:haq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1643

    文章

    21967

    瀏覽量

    614253
  • 芯片
    +關注

    關注

    459

    文章

    52199

    瀏覽量

    436375
  • dac
    dac
    +關注

    關注

    43

    文章

    2379

    瀏覽量

    193055

原文標題:支持jesd204b協議高速DAC芯片AD9144-FMC-EBZ配置筆記

文章出處:【微信號:Open_FPGA,微信公眾號:OpenFPGA】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦
    熱點推薦

    JESD204B生存指南

    實用JESD204B來自全球數據轉換器市場份額領導 者的技術信息、提示和建議
    發表于 05-30 16:31 ?0次下載

    JESD204B IP核的配置與使用

    物理層的位置,一種是物理層在JESD204 IP里;另外一種是物理層在JESD204 IP外部,需要再配置JESD204 phy IP核進行使用。
    的頭像 發表于 05-24 15:05 ?435次閱讀
    <b class='flag-5'>JESD204B</b> IP核的<b class='flag-5'>配置</b>與使用

    替代HMC7044超低噪高性能時鐘抖動消除器支持JESD204B

    1. 概述PC7044是一款高性能雙環路的整數時鐘抖動消除器,可以為具有并行或串(JESD204B型)接口的高速數據轉換器執行參考時鐘選擇和超低噪聲頻率的生成。 PC7044具有兩個整數
    發表于 05-08 15:57

    一文詳解JESD204B高速接口協議

    JESD204B是邏輯器件和高速ADC/DAC通信的一個串行接口協議,在此之前,ADC/DAC與邏輯器件交互的接口大致分為如下幾種。
    的頭像 發表于 04-24 15:18 ?1081次閱讀
    一文詳解<b class='flag-5'>JESD204B</b><b class='flag-5'>高速</b>接口<b class='flag-5'>協議</b>

    LTC6953具有11個輸出并支持JESD204B/JESD204C協議的超低抖動、4.5GHz時鐘分配器技術手冊

    LTC6953 是一款高性能、超低抖動的 JESD204B/JESD204C 時鐘分配 IC。LTC6953 的 11 個輸出可配置為最多 5 個 JESD204B/
    的頭像 發表于 04-16 14:28 ?309次閱讀
    LTC6953具有11個輸出并<b class='flag-5'>支持</b><b class='flag-5'>JESD204B</b>/<b class='flag-5'>JESD204</b>C<b class='flag-5'>協議</b>的超低抖動、4.5GHz時鐘分配器技術手冊

    AD9680 JESD204B接口的不穩定會導致較大的電流波動,怎么解決?

    AD采集芯片為AD9680-1000,時鐘芯片為AD9528。當 AD 采樣時鐘為 500MHz 時,jesd204B (串行線速 = 5 Gbps) 穩定。但是,當 AD 采樣時鐘為 800MHz
    發表于 04-15 06:43

    JESD204B有專用于ADC/DAC和FPGA或ASIC的接口嗎?

    請問各位大俠:JESD204B專用于ADC/DAC和FPGA或ASIC的接口嗎,該接口同Rapid/PCIe的物理層Serdes接口有何區別,謝謝!
    發表于 02-08 09:10

    JESD204B使用說明

    能力更強,布線數量更少。 本篇的內容基于jesd204b接口的ADC和FPGA的硬件板卡,通過調用jesd204b ip核來一步步在FPGA內部實現高速ADC數據采集,jesd204b
    的頭像 發表于 12-18 11:31 ?1422次閱讀
    <b class='flag-5'>JESD204B</b>使用說明

    Altera JESD204B IP核和TI DAC37J84硬件檢查報告

    電子發燒友網站提供《Altera JESD204B IP核和TI DAC37J84硬件檢查報告.pdf》資料免費下載
    發表于 12-10 14:53 ?0次下載
    Altera <b class='flag-5'>JESD204B</b> IP核和TI <b class='flag-5'>DAC</b>37J84硬件檢查報告

    調試ADS52J90板卡JESD204B接口遇到的問題求解

    我在調試TI ADS52J90板卡JESD204B接口遇到的問題: 1、目前在應用手冊中能看到LVDS的詳細說明,但是缺少關于JESD204B的相關資料,能否提供相關JESD204B的相關資料
    發表于 11-28 06:13

    DAC37J82配置完成后,無論怎樣更改JESD204B TX輸出,DAC輸出的波形始終都不改變,為什么?

    配置如下所示 目前能確定LMK出來的時鐘是正確的,在JESD204B TX端能看到CGS序列,以及物理層發出來的數據,但是無論怎么修改輸出的波形,在示波器上時鐘呈現同一種波形,不清楚是數據沒到DAC還是中間出現了其他的
    發表于 11-26 08:01

    使用JESD204B如何對數據進行組幀?

    在使用JESD204B協議時,當L=8時,如果時雙通道數據,如何對數據進行組幀?是直接使用前8通道嗎
    發表于 11-14 07:51

    如何配置LMK04828時鐘芯片生成JESD204b需要的時鐘?

    你好!在使用ADS54J42EVM的過程中,我需要采用產品通過JESD204b以L=4, F=4, K=16和6.25G的線速率與FPGA通信,這需要ADS54J42EVM產生156.25Mhz
    發表于 11-14 07:12

    AFE77xx DAC JESD204B調試

    電子發燒友網站提供《AFE77xx DAC JESD204B調試.pdf》資料免費下載
    發表于 09-27 10:17 ?0次下載
    AFE77xx <b class='flag-5'>DAC</b> <b class='flag-5'>JESD204B</b>調試

    JESD204B升級到JESD204C時的系統設計注意事項

    電子發燒友網站提供《從JESD204B升級到JESD204C時的系統設計注意事項.pdf》資料免費下載
    發表于 09-21 10:19 ?6次下載
    從<b class='flag-5'>JESD204B</b>升級到<b class='flag-5'>JESD204</b>C時的系統設計注意事項