女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

LTC6953具有11個輸出并支持JESD204B/JESD204C協(xié)議的超低抖動、4.5GHz時鐘分配器技術手冊

要長高 ? 2025-04-16 14:28 ? 次閱讀

概述
LTC6953 是一款高性能、超低抖動的 JESD204B/JESD204C 時鐘分配 IC。LTC6953 的 11 個輸出可配置為最多 5 個 JESD204B/JESD204C subclass 1 器件時鐘 / SYSREF 對以及一個通用輸出,或者就是 11 個面向非 JESD204B/JESD204C 應用的通用時鐘輸出。每個輸出都有自己的可個別編程分頻器和輸出驅動器。所有輸出也可以采用個別的粗略半周期數(shù)字延遲和精細模擬時間延遲實現(xiàn)同步,并設定為精確的相位對齊。

對于需要 11 個以上總輸出的應用,可以使用 EZSync 或 ParallelSync 同步協(xié)議將多個 LTC6953 與 LTC6952 和 LTC6955 連接在一起。
數(shù)據(jù)表:*附件:LTC6953具有11個輸出并支持JESD204B JESD204C協(xié)議的超低抖動、4.5GHz時鐘分配器技術手冊.pdf

應用

  • 高性能數(shù)據(jù)轉換器時鐘
  • 無線基礎設施
  • 測試和測量

特性

  • JESD204B/JESD204C,子類 1 SYSREF 信號生成
  • 附加輸出抖動 < 6fsRMS (集成帶寬 = 12kHz 至 20MHz,f = 4.5GHz)
  • 附加輸出抖動 65fsRMS (ADC SNR 方法)
  • EZSync ^?^ 、ParallelSync^?^ 多芯片同步
  • 11 個獨立低噪聲輸出,具有可編程粗數(shù)字延遲和精細模擬延遲
  • 靈活的輸出可以用作套件時鐘或 SYSREF 信號
  • LTC6952Wizard 軟件設計工具支持
  • 工作溫度范圍為 –40°C 至 125°C

應用電路
image.png

引腳配置描述
image.png

典型性能特征
image.png

image.png

框圖
image.png

時序圖
image.png

操作

第一個字節(jié)的高7位是寄存器地址,最低有效位(LSB)為“1”表示從器件讀取數(shù)據(jù) ,LSB為“0”表示向器件寫入數(shù)據(jù)。隨后的一個或多個字節(jié)是來自或寫入指定寄存器的地址數(shù)據(jù)。圖13為詳細寫序列示例,圖14為讀序列示例。

圖15展示了兩次寫通信突發(fā)的示例。第一次突發(fā)的第一個字節(jié)包含來自串行總線主機的目標寄存器地址(ADDRX),LSB為“0”表示寫操作。下一個字節(jié)是要寫入ADDRX寄存器的數(shù)據(jù)。隨后將片選信號(CS)拉高,以終止傳輸。第二次突發(fā)的第一個字節(jié)包含目標寄存器地址(ADDRY),LSB指示寫操作。串行數(shù)據(jù)輸入(SDI)上的下一個字節(jié)是要寫入ADDRY寄存器的數(shù)據(jù)。然后將CS拉高,以終止傳輸。

多字節(jié)傳輸

如圖16所示,利用LTC6953的寄存器地址自動遞增功能,可實現(xiàn)更高效的多字節(jié)數(shù)據(jù)傳輸。串行端口主機先發(fā)送目標寄存器地址,第一個字節(jié)按常規(guī)方式寫入數(shù)據(jù) ,第二個字節(jié)及后續(xù)字節(jié)也按此方式操作。
image.png

image.png

并繼續(xù)發(fā)送后續(xù)寄存器的數(shù)據(jù)字節(jié)。第一個字節(jié)的地址為ADDRX + 1,第二個字節(jié)的地址為ADDRX + 2,依此類推。如果寄存器地址指針試圖遞增超過56(十六進制h38 ),它會自動重置為0。

圖17展示了從器件自動遞增讀取的示例。第一次突發(fā)的第一個字節(jié)包含來自串行總線主機的目標寄存器地址(ADDRX),最低有效位(LSB)為“1”表示讀操作。LTC6953檢測到讀突發(fā)后,將數(shù)據(jù)從其高阻抗(Hi-Z)狀態(tài)輸出到串行數(shù)據(jù)輸出(SDO),并順序發(fā)送多個字節(jié),從ADDRX寄存器的數(shù)據(jù)開始。在突發(fā)結束前,器件會忽略串行數(shù)據(jù)輸入(SDI)上的所有其他數(shù)據(jù)。

多點配置

多個LTC6953器件可以共享串行總線。在這種多點配置中,所有器件的串行時鐘(SCLK)、串行數(shù)據(jù)輸入(SDI)和串行數(shù)據(jù)輸出(SDO)都是共用的。串行總線主機必須為每個器件使用單獨的片選信號(CS),并確保在任何時候只有一個器件的CS被置為有效。建議連接一個高阻值電阻到SDO,以確保在高阻抗狀態(tài)下線路能回到已知電平。

串行端口寄存器

LTC6953的內存映射見表10,詳細的位描述見表11。寄存器地址列以十六進制格式顯示,在“ADDR”下。每個寄存器標記為只讀(R)或讀寫(RW)。寄存器的默認值在器件上電或復位后顯示。
image.png

地址為h00的只讀寄存器用于確定不同的狀態(tài)標志。這些標志可通過配置狀態(tài)寄存器h01立即輸出到STAT引腳。有關更多信息,請參見“輸出”部分。

地址為h38的寄存器是一個用于器件識別的只讀字節(jié)。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 時鐘
    +關注

    關注

    11

    文章

    1879

    瀏覽量

    132834
  • 分配器
    +關注

    關注

    0

    文章

    203

    瀏覽量

    26139
  • JESD204B
    +關注

    關注

    5

    文章

    82

    瀏覽量

    19502
收藏 人收藏

    評論

    相關推薦
    熱點推薦

    替代HMC7044超低噪高性能時鐘抖動消除器支持JESD204B

    1. 概述PC7044是一款高性能雙環(huán)路的整數(shù)時鐘抖動消除器,可以為具有并行或串(JESD204B型)接口的高速數(shù)據(jù)轉換器執(zhí)行參考時鐘選擇和
    發(fā)表于 05-08 15:57

    JESD204B的系統(tǒng)級優(yōu)勢

    的引腳數(shù)。因此它能獲得工程師的青睞和關注也就不足為奇了,它具備如下系統(tǒng)級優(yōu)勢:更小的封裝尺寸與更低的封裝成本:JESD204B 不僅采用 8b10b 編碼技術串行打包數(shù)據(jù),而且還有助于支持
    發(fā)表于 09-18 11:29

    JESD204B串行接口時鐘的優(yōu)勢

    都是基于這個版本設計的。本文就以JESD204B subclass1 來討論時鐘的時序需要以及TI 時鐘芯片方案的實現(xiàn)。任何一串行協(xié)議都離
    發(fā)表于 06-19 05:00

    JESD204C的標準和新變化

    的選項。完整的JESD204C規(guī)范可通過 JEDEC獲得。  本入門文章由兩部分組成,旨在介紹JESD204C標準,著重說明其與JESD204B的不同之處,詳細闡明為達成上述目標、提
    發(fā)表于 01-01 07:44

    如何去實現(xiàn)JESD204B時鐘

    JESD204B數(shù)模轉換器的時鐘規(guī)范是什么?JESD204B數(shù)模轉換器哪些優(yōu)勢?如何去實現(xiàn)JESD204B
    發(fā)表于 05-18 06:06

    如何采用系統(tǒng)參考模式設計JESD204B時鐘

    LMK04821系列器件為該話題提供了很好的范例研究素材,因為它們是高性能的雙環(huán)路抖動清除器,可在具有器件和SYSREF時鐘的子類1時鐘方案里驅動多達七
    發(fā)表于 11-18 06:36

    JESD204B協(xié)議介紹

    欄目下閱讀了各種技術文章及其它博客文章,明白了為什么 JESD204B 是 LVDS 和 CMOS 接口的后續(xù)產品。沒有深入討論的主題就是解決 ADC 至 FPGA 和 FPGA
    發(fā)表于 11-21 07:02

    LTC6953 具有 11 輸出支持 JESD204B/JESD204C 協(xié)議超低抖動4.5GHz 時鐘分配器

    電子發(fā)燒友網(wǎng)為你提供ADI(ti)LTC6953相關產品參數(shù)、數(shù)據(jù)手冊,更有LTC6953的引腳圖、接線圖、封裝手冊、中文資料、英文資料,LTC69
    發(fā)表于 02-22 15:54
    <b class='flag-5'>LTC6953</b> <b class='flag-5'>具有</b> <b class='flag-5'>11</b> <b class='flag-5'>個</b><b class='flag-5'>輸出</b><b class='flag-5'>并</b><b class='flag-5'>支持</b> <b class='flag-5'>JESD204B</b>/<b class='flag-5'>JESD204C</b> <b class='flag-5'>協(xié)議</b>的<b class='flag-5'>超低</b><b class='flag-5'>抖動</b>、<b class='flag-5'>4.5GHz</b> <b class='flag-5'>時鐘</b><b class='flag-5'>分配器</b>

    LTC6952:超低抖動4.5 GHz PLL,帶11輸出JESD204B/JESD204C支持數(shù)據(jù)表

    LTC6952:超低抖動4.5 GHz PLL,帶11
    發(fā)表于 04-22 15:52 ?9次下載
    <b class='flag-5'>LTC</b>6952:<b class='flag-5'>超低</b><b class='flag-5'>抖動</b>、<b class='flag-5'>4.5</b> <b class='flag-5'>GHz</b> PLL,帶<b class='flag-5'>11</b><b class='flag-5'>個</b><b class='flag-5'>輸出</b>和<b class='flag-5'>JESD204B</b>/<b class='flag-5'>JESD204C</b><b class='flag-5'>支持</b>數(shù)據(jù)表

    LTC6953超低抖動4.5 GHz時鐘分配器,帶11輸出JESD204B/JESD204C支持數(shù)據(jù)表

    LTC6953超低抖動4.5 GHz時鐘分配器
    發(fā)表于 05-19 15:23 ?14次下載
    <b class='flag-5'>LTC6953</b>:<b class='flag-5'>超低</b><b class='flag-5'>抖動</b>、<b class='flag-5'>4.5</b> <b class='flag-5'>GHz</b><b class='flag-5'>時鐘</b><b class='flag-5'>分配器</b>,帶<b class='flag-5'>11</b><b class='flag-5'>個</b><b class='flag-5'>輸出</b>和<b class='flag-5'>JESD204B</b>/<b class='flag-5'>JESD204C</b><b class='flag-5'>支持</b>數(shù)據(jù)表

    理解JESD204B協(xié)議

    理解JESD204B協(xié)議
    發(fā)表于 11-04 09:52 ?4次下載
    理解<b class='flag-5'>JESD204B</b><b class='flag-5'>協(xié)議</b>

    AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet

    電子發(fā)燒友網(wǎng)為你提供ADI(ADI)AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet相關產品參數(shù)、數(shù)據(jù)手冊,更有AD9207
    發(fā)表于 10-16 19:02
    AD9207: 12-Bit, 6 GSPS, <b class='flag-5'>JESD204B</b>/<b class='flag-5'>JESD204C</b> Dual ADC Data Sheet AD9207: 12-Bit, 6 GSPS, <b class='flag-5'>JESD204B</b>/<b class='flag-5'>JESD204C</b> Dual ADC Data Sheet

    JESD204B升級到JESD204C時的系統(tǒng)設計注意事項

    電子發(fā)燒友網(wǎng)站提供《從JESD204B升級到JESD204C時的系統(tǒng)設計注意事項.pdf》資料免費下載
    發(fā)表于 09-21 10:19 ?6次下載
    從<b class='flag-5'>JESD204B</b>升級到<b class='flag-5'>JESD204C</b>時的系統(tǒng)設計注意事項

    JESD204B使用說明

    能力更強,布線數(shù)量更少。 本篇的內容基于jesd204b接口的ADC和FPGA的硬件板卡,通過調用jesd204b ip核來一步步在FPGA內部實現(xiàn)高速ADC數(shù)據(jù)采集,jesd204b協(xié)議
    的頭像 發(fā)表于 12-18 11:31 ?1376次閱讀
    <b class='flag-5'>JESD204B</b>使用說明

    LTC6952具有11輸出支持JESD204B/JESD204C協(xié)議超低抖動4.5GHz PLL技術手冊

    LTC6952 是一款高性能、超低抖動 JESD204B/C 時鐘生成和
    的頭像 發(fā)表于 04-09 17:26 ?210次閱讀
    <b class='flag-5'>LTC</b>6952<b class='flag-5'>具有</b><b class='flag-5'>11</b><b class='flag-5'>個</b><b class='flag-5'>輸出</b><b class='flag-5'>并</b><b class='flag-5'>支持</b><b class='flag-5'>JESD204B</b>/<b class='flag-5'>JESD204C</b><b class='flag-5'>協(xié)議</b>的<b class='flag-5'>超低</b><b class='flag-5'>抖動</b>、<b class='flag-5'>4.5GHz</b> PLL<b class='flag-5'>技術</b><b class='flag-5'>手冊</b>