EDA技術(shù)進行系統(tǒng)的設(shè)計，具有以下幾個特點：

1. 軟件硬化，硬件軟化

軟件硬化是指所有的軟件設(shè)計最后轉(zhuǎn)化成硬件來實現(xiàn)，用軟件方式設(shè)計的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由eda開發(fā)軟件自動完成的；硬件軟化是指硬件的設(shè)計使用軟件的方式來進行，盡管目標系統(tǒng)是硬件，但整個設(shè)計和修改過程如同完成軟件設(shè)計一樣方便和高效。

2. 自頂向下(top-down)的設(shè)計方法

傳統(tǒng)的電路設(shè)計方法基本上都自向上的，即首先確定可用的，然后根據(jù)這些器件進行邏輯設(shè)計，完成各模塊后進行連接，最后形成系統(tǒng)。而后經(jīng)調(diào)試、測量看整個系統(tǒng)是否達到規(guī)定的性能指標。整個設(shè)計過程將花費大量的時間與經(jīng)費，且很多外在因素與設(shè)計者自身經(jīng)驗的制約，已經(jīng)不適宜于現(xiàn)代數(shù)字系統(tǒng)設(shè)計。

基于eda技術(shù)的設(shè)計方法正好相反，它主要采用并行工程和“自頂向下”的設(shè)計方法，使開發(fā)者從一開始就要考慮到產(chǎn)品生成周期的諸多方面，包括質(zhì)量、成本、開發(fā)時間及用戶的需求等。首先從系統(tǒng)設(shè)計入手，在頂層進行功能劃分和結(jié)構(gòu)設(shè)計，由于采用高級語言描述，能在系統(tǒng)級采用仿真手段驗證設(shè)計的正確性。然后再逐級設(shè)計低層的結(jié)構(gòu)，用vhdl、verilog hdl等硬件描述語言對高層次的系統(tǒng)行為進行電路描述，最后再用邏輯綜合優(yōu)化工具生成具體的門級邏輯電路的網(wǎng)表，其對應(yīng)的物理實現(xiàn)級可以是印刷電路板或?qū)Ｓ谩?/p>

3. 集設(shè)計、仿真和測試于一體

現(xiàn)代的eda軟件平臺集設(shè)計、仿真、測試于一體，配備了系統(tǒng)設(shè)計自動化的全部工具：配置了多種能兼用和混合使用的邏輯描述輸入工具；配置了高性能的邏輯綜合、優(yōu)化和仿真測試工具。電子設(shè)計師可以從概念、算法、協(xié)議等開始設(shè)計電子系統(tǒng)，可以將電子產(chǎn)品從電路設(shè)計、性能分析到設(shè)計出ic版圖或pcb版圖的整個過程在計算機上自動處理完成。較以往的設(shè)計方法，大大提高了設(shè)計效率，降低了設(shè)計者的工作負擔(dān)。

4. 在系統(tǒng)可現(xiàn)場編程，在線升級

編程是把系統(tǒng)設(shè)計的程序化數(shù)據(jù)，按一定的格式裝入一個或多個可編程邏輯器件的編程存儲單元，定義內(nèi)部模塊的邏輯功能以及它們的相互連接關(guān)系。早期的可編程邏輯器件的編程需要將芯片從印制板上拆下，然后把它插在專用的編程器上進行的。目前eda技術(shù)廣泛采用的在系統(tǒng)可編程技術(shù)就是為克服這一缺點而產(chǎn)生的。

所謂系統(tǒng)內(nèi)可配置是指可編程邏輯器件除了具有為設(shè)計者提供系統(tǒng)內(nèi)可編程的能力，還具有將器件插在系統(tǒng)內(nèi)或電路板仍然可以對其進行編程和再編程的能力。目前fpga/cpld器件為設(shè)計者提供系統(tǒng)內(nèi)可再編程或可再配置能力，即只要把器件安裝在系統(tǒng)電路板上，就可對其進行編程或再編程，使得系統(tǒng)內(nèi)硬件的功能可以像軟件一樣地被編程來配置，這就為設(shè)計者進行電子系統(tǒng)設(shè)計和開發(fā)提供了可實現(xiàn)的最新手段。采用這種技術(shù)，對系統(tǒng)的設(shè)計、制造、測試和維護也產(chǎn)生了重大的影響，給樣機設(shè)計、電路板調(diào)試、系統(tǒng)制造和系統(tǒng)升級帶來革命性的變化。

5. 設(shè)計工作標準化，模塊可移置共享

近幾年來，芯片復(fù)雜程度越高，對eda的依賴也越高。設(shè)計語言、eda的底層技術(shù)及其接口的標準化，能很好地對涉及結(jié)果進行交換、共享及重用。

eda設(shè)計工作的重要設(shè)計語言——硬件描述語言hdl已經(jīng)逐步標準化。vhdl在1987年被ieee采納為硬件描述語言標準(ieee 1076—1987)，vhdl同時也是軍事標準(454)和ansi標準。verilog hdl在1995年成為ieee標準(ieee 1364—1995)，2001年發(fā)布了ieee 1364—2001。作為兩大被國際ieee組織認定的工業(yè)標準硬件描述語言， vhdl和verilog hdl為眾多的eda廠商支持，且移植性好。

數(shù)據(jù)格式的一致性通過標準保證。對eda的底層技術(shù)、eda軟件之間的接口等采用標準數(shù)據(jù)格式，如edif網(wǎng)表文件是一種用于設(shè)計數(shù)據(jù)交換和交流的工業(yè)標準文件格式文件。這樣，不同設(shè)計風(fēng)格和應(yīng)用的要求導(dǎo)致各具特色的eda工具都能被集成在易于管理的統(tǒng)一環(huán)境之下，支持任務(wù)之間、項目之間、設(shè)計工程師之間的信息傳輸和工程數(shù)據(jù)共享，從而使eda框架日趨標準化。并行設(shè)計工作和自頂向下設(shè)計方法也是構(gòu)建電子系統(tǒng)集成設(shè)計環(huán)境或集成設(shè)計平臺的基本規(guī)范。目前，主要的eda系統(tǒng)都建立了框架結(jié)構(gòu)，并且它們都遵循國際計算機輔助設(shè)計框架結(jié)構(gòu)組織cfi(cad framework international)的統(tǒng)一技術(shù)標準。

因此，eda技術(shù)代表了當今數(shù)字系統(tǒng)設(shè)計技術(shù)的最新發(fā)展方向。

責(zé)任編輯：haq