知乎上刷到一個問題，問性能最強的編程語言是什么？看到高贊回答到是Verilog，然后在評論區就引發了一場Verilog到底算不算編程語言的爭論，我覺得比較有意思，所以就也打算嘮嘮這個事情。

趁著最近奇葩說正播，本篇文章試著用辯論的形式來討論一下這個問題。正反兩方，正方：Verilog當然算編程語言，反方：Verilog不能稱為編程語言。接下來，有請雙方立論。正方先開始。

正方

Verilog當然算是編程語言，首先我們來看看什么叫編程語言。根據維基百科，最早的編程語言是在電腦發明之前，當時是用來控制提花織布機及自動演奏鋼琴的動作。

所以并不是說在計算機體系結構上跑的才能叫編程語言，你做一段可以自動彈棉花的動作，規定規則（語法）和含義（語義），這就可以稱為一段編程語言。再來看Verilog，符合編程語言描述的語法和語義，然后通過綜合（編譯）生成bit流文件，下載到FPGA上，FPGA根據這個bit流文件，然后將內部的LUT、D觸發器等基本單元任意組合實現組合電路和時序電路。

最終使FPGA能實現各種硬件功能。請問這樣還不算編程語言算什么？這是我方的第一個論點。

再來，我準備了一頁PPT

TIOBE公司公布的1月全球最流行編程語言排行榜，可以看到Verilog還沒有排到前50 ，但是沒關系，Verilog上榜了，權威機構都說明了，所以Verilog作為編程語言，還有什么需要爭論的。這是我方第二個論點。

再來，剛才我在前面提到了FPGA，FPGA的全稱是什么，Field Programmable Gate Array，現場可編程邏輯門陣列，看到沒有——可編程，那么它對應的編程語言是啥，就是Verilog。

我們很多理工科專業的朋友在學校或多或少都接觸過FPGA?？梢哉f在FPGA上你可以用Verilog寫出任何數字電路，但是這個編程的過程也是非常漫長和枯燥的，因為你要從最小一個門，一個D觸發器開始搭建，然后要進行漫長的仿真調試，才能實現最終一個硬件功能。

為什么設計起來這樣累的語言還一直被我們使用，因為它是目前我們設計電路最主流、流程最完善、PPA權衡最好的語言，如果說有人問？目前性能最強的編程語言是什么，那么我一定回答是Verilog，因為沒有哪個語言的運行速度能跑得快FPGA和ASIC。

反方

OK，別著急，我們慢慢來，都在射程范圍之內，都在射程范圍之內。

剛才，對方一直不斷重復Verilog，Verilog，但是卻沒有說全Verilog的全稱是什么，Verilog HDL，HDL是什么，不是Hardware Design Language硬件設計語言，是Hardware Description Language硬件描述語言?？吹經]有，Verilog在定義時在名稱上就說的明明白白，它是硬件描述語言，而不是編程語言。

再來，對方第二個論點，舉例了一個TIOBE的最流行編程語言排行榜，說上面有Verilog，覺得這就是權威，從而得出結論，說Verilog是編程語言。首先，我方相信這個排行榜的流行準確性，但是你要知道這個排行榜是否會真的去研究Verilog到底能不能歸類到編程語言范疇的這個問題？

因為這個排行榜真正在意的重點是語言的受歡迎程度，而不是語言的準確分類。如果今天有一個排行榜，來公布的是最流行的硬件描述語言的話，我相信排在第一第二的肯定是VHDL和Verilog HDL。

所以我方認為對方的第二個論點不成立。

至于對方所提到的第三點，FPGA全稱是現場可編程邏輯門陣列，但是這里的可編程應該理解為可更改的意思，而并不是Verilog對它進行編程。用Verilog描述的電路可以運行在FPGA上，意味著這個電路是可更改，可擦除的。

對方最后提到的Verilog是性能最強的編程語言，我認為這樣和其他編程語言做比較，完全就是在作弊，因為編程語言都是最終被編譯成二進制指令，運行在電路上的，Verilog就是電路本身。沒有人能快過電路本身。

我們把編程語言寫出來的代碼叫程序，程序是什么？在計算機中程序就是控制計算機的指令。HDL寫出來的代碼叫什么？好像也不能直接叫程序，因為從某種意義上它只是電路的一種描述形式，它可以說就是計算機、就是電路。所以用Verilog寫的代碼只能叫代碼，不能叫程序。這是Verilog和編程語言的本質區別。

最后，這道題目我們在討論的是什么，我們在討論的是編程語言嗎？不是，這道題目我們最終要討論的是，你在寫Verilog的時候，是否心中有電路。我們在寫Verilog時，是在做一個電路設計，Verilog只是作為一個工具，幫我們將腦海構思的設計、電路給實現出來。

況且你寫代碼的時候，不僅心中要有電路，而且還得寫下來，畫出來，然后照圖施工。如果你真的清楚的知道自己是在做什么，而不是利用現有積累的語法規則和方法去實現一定的功能的時候，你就不會提出這個問題。因為你清楚，我這不是在編程，我這是在描述硬件，我是在設計電路。綜上，我方認為Verilog不是編程語言，它是硬件描述語言。

最后

Verilog是一種硬件定義語言。編程語言通常被理解為用于告知現有硬件要做什么的語言，而不是直接用于描述硬件的語言，即使在維基百科和各大網站會把Verilog歸類到編程語言當中，廣義上來說編程語言的范疇甚至在計算機出現之前，硬要這么歸類，也沒問題。但是我認為我們學習、使用Verilog的朋友，必須要區分開軟硬件的差異。用Verilog寫代碼不叫編程，那叫描述電路。

關于這個問題，你還有什么見解，歡迎評論區留言。責任編輯：haq