隨著電子技術的進步和產業的不斷革新，設計的重要性愈發凸顯，同時它的復雜程度和工作量也在不斷攀升，以滿足更加多元化的需求和更加嚴格的項目目標。

作為電子設計領域的領導者，Cadence 力求以富有創新力、范圍覆蓋面廣和高效集成的解決方案幫助當今的電子工程設計師們激發靈感，并將設計理念付諸于現實。

為了方便工程師朋友們獲取學習資源并及時跟進最新的技術動向，Cadence 在官網更新了一個全新的內容板塊：“Advanced Digital Design Solutions”先進數字設計解決方案。

Cadence 高度集成的數字全流程解決方案，通過集成的核心引擎和關鍵技術，跨越單個工具的邊界。使用 Cadence 數字全流程工具，您可以在縮短設計周期的同時，實現您的 PPA 目標。

這個網頁將直觀、全面地展示行業領先的工程師們使用 Cadence 的數字全流程工具的成功案例，應用范圍涵蓋了超大規模計算、5G、汽車和人工智能/機器學習領域，內容豐富。

下面我們為您選取其中的

部分優秀案例進行分享

超大規模計算

（Hyperscale）

在超大規模計算的應用中，芯片設計面臨著先進工藝節點、設計尺寸、復雜結構和功耗等諸多問題。

在不斷進化的市場中，HPC、服務器、汽車等領域對于 CPU 的性能需求不斷提升，為了應對競爭激烈的高性能 CPU 市場，必須采用最新的工藝節點來追求極致的 PPA 目標。

為了將處理器核心推向最大可實現的頻率，我們必須優化芯片的物理設計實現開發工具。Cadence 聯合 Arm 從處理器的物理 IP、技術、EDA 工具和流程，優化設計實現技術，以實現突破 4.0GHz 極限的任務。

5G

5G 不僅是下一代的通訊網絡，它還為未來的交通、通訊、網絡以及社會運作方式帶來了新的可能性。在應用于 5G 芯片的設計中，需要采用最前沿的 IP，達到高頻和低功耗，面對著非常緊張的面市時間壓力，可預測性和 PPA 目標都是至關重要的因素。

應用 Cadence 流程工具和套件，我們幫助三星優化了 5nm 設計實現流程。三星也成功實現利用 5LPE 工藝節點的優勢以滿足 Arm CPU 的高性能和低功耗。如 Cadence Genus、Innovus iSpatial 技術、機器學習和 IR 感知、Signoff 技術等，都基于 Cadence 集成化的 RTL-to-GDS 物理綜合流程，同時 Cadence 提供了快速工具套件（RAK），幫助我們的共同客戶基于三星工藝節點進行卓越設計。

汽車（Automotive）

功能安全性、質量和可靠性是汽車行業永恒的挑戰。對此，在設計中需要采用全流程解決方案以打造嚴苛安全性和高可靠性的產品。

使用 Cadence Tempus TSO-ECO Signoff 解決方案，ADI 解決了基于 MIM 的高頻處理器在設計中的泄漏功耗恢復問題。

人工智能/機器學習（AI/ML）

人工智能和機器學習為我們改變世界提供了可能，為了加速該領域芯片的發展，需要對處理器的傳統設計方法進行革新。

Intel 使用了 Cadence 數字設計實現全流程工具，來實現高性能、低功耗的神經核心（Neural Core）的有效模型。該設計是 19 平方毫米的 Neural Core，使用了 20 個深度學習處理單元，2 個高清壓縮單元。

該設計集成了片上存儲器，可提供更高的帶寬，從而最大程度地降低延遲和功耗。同步架構增加了設計的復雜性。縱橫交錯的數據流拓撲和回路控制增加了復雜性。通過使用 Cadence 設計實現工具，Intel 能夠將頻率提高 15％，總功率降低 10％。

通過將 Cadence 工具和我們的開發模型緊密結合，我們提高了收斂周期的可預測性和周轉時間，并在性能、功耗和面積方面達到了 QoR 指標。

為了方便您瀏覽和學習，該網頁秉承了 Cadence 官網一貫的簡潔設計和清晰的內容結構，您只需簡單注冊后，就可輕松訪問所有內容資源。

如果您對該頁面還有哪些建議，歡迎您在留言區提出。
編輯：lyn