12月17-18日，以“自立自強(qiáng)，在危機(jī)中育新機(jī)”為主題的2020中國（上海）集成電路創(chuàng)新峰會在上海科學(xué)會堂舉行。本次峰會由上海市經(jīng)濟(jì)和信息化委員會、上海市科學(xué)技術(shù)委員會和上海推進(jìn)科技創(chuàng)新中心建設(shè)辦公室指導(dǎo)，國家集成電路創(chuàng)新中心、上海市科學(xué)技術(shù)協(xié)會、中國電子學(xué)會聯(lián)合主辦，上海市集成電路行業(yè)協(xié)會、上海集成電路產(chǎn)業(yè)投資基金、上海市國際科技交流中心、上海科技發(fā)展基金會等承辦，峰會還得到了摩爾精英集團(tuán)等機(jī)構(gòu)的大力支持。 峰會期間，國家科技重大專項(xiàng)（01）專項(xiàng)專家組總體組組長、中國半導(dǎo)體行業(yè)協(xié)會副理事長、清華大學(xué)魏少軍教授帶來了主題為《關(guān)于集成電路創(chuàng)新的一些思考》的演講，從集成電路發(fā)展歷史到現(xiàn)狀，再到中國發(fā)展契機(jī)，囊括技術(shù)和產(chǎn)業(yè)。

筆者大致整理如下： 集成電路自誕生之日起，一直依靠創(chuàng)新驅(qū)動發(fā)展。計(jì)算也從人和物的交互，轉(zhuǎn)變?yōu)楫?dāng)下的機(jī)器與機(jī)器的交互，5G和AI在過去幾年對社會影響非常大。 集成電路的發(fā)展方向分為三個(gè)方向，芯片架構(gòu)創(chuàng)新、微納系統(tǒng)集成、新器件新材料新工藝。這三個(gè)方向都是為了推動摩爾定律前行。 關(guān)于器件結(jié)構(gòu)的變化，魏少軍表示，功耗曾是器件變革的重要原因。此前，體硅平面晶體管在20nm已經(jīng)走到盡頭，無法獲得等比例縮小的性能、成本和功耗優(yōu)勢。

產(chǎn)業(yè)界在28nm之后的器件結(jié)構(gòu)選擇上曾經(jīng)爭論不休，但英特爾公司在22nm節(jié)點(diǎn)上成功采用FinFET晶體管后，產(chǎn)業(yè)界在14nm節(jié)點(diǎn)采用FinFET達(dá)成共識。“因此，大公司對器件結(jié)構(gòu)選擇的偏好，也會左右行業(yè)的發(fā)展，”魏少軍如此說道。此外，F(xiàn)inFET結(jié)構(gòu)被認(rèn)為可以一直使用到5nm節(jié)點(diǎn)，但必須找到降低成本的有效途徑。FD-SOI是一個(gè)重要選項(xiàng)，基于FD-SOI的FinFET技術(shù)也可能會占有一席之地。

目前來看，晶體管結(jié)構(gòu)和材料也在不斷創(chuàng)新，新型晶體管結(jié)構(gòu)如FinFET，Nanosheet/Nanowire等，新型晶體管材料如High mobilitychannel，2D，CNT等。此處，魏少軍提到全包圍柵晶體管（GAA），在應(yīng)用了GAA技術(shù)后，業(yè)內(nèi)樂觀估計(jì)應(yīng)基本上可以解決3nm乃至更小尺寸的半導(dǎo)體制造問題。 這里的GAA是Gate-All-Around環(huán)繞式柵極技術(shù)的縮寫，也稱為全包圍柵極靜態(tài)技術(shù)，特點(diǎn)是實(shí)現(xiàn)了柵極對溝道的四面包裹，源極和漏極不再和基底接觸，而是利用線狀、平板狀或者片狀等多個(gè)源極和漏極橫向垂直于柵極分布后，實(shí)現(xiàn)MOSFET的基本結(jié)構(gòu)和功能。

三星宣稱相比7nm工藝而言，GAA技術(shù)電壓可以下降至0.7V，并且能夠提升35%的性能、降低50%的功耗和45%的芯片面積。同時(shí)，三星給出工藝過程展示，雖然GAA的制造和FinFET有一定的相似之處，但是其技術(shù)要求更高，難度更大，相應(yīng)成本也更昂貴。 魏少軍提到幾個(gè)晶體管相關(guān)的創(chuàng)新技術(shù)，一個(gè)是負(fù)電容技術(shù)，2008年的時(shí)候，美國加州大學(xué)伯克利分校的胡正明教授正在試驗(yàn)中發(fā)現(xiàn)，如果在晶體管柵極采用鐵電材料，可以在一定條件下實(shí)現(xiàn)負(fù)電容效應(yīng)，從而大大降低晶體管的耗電。

一個(gè)是新型二維材料，天然只有三個(gè)原子厚度~0.6nm，制造出1nm晶體管。還有分子級晶體管，新型晶體管中的12銦原子以正六邊形排列，每個(gè)銦原子的直徑是167皮米。可通過改變銦原子上的電荷分布來改變晶體管中心酞菁分子方向，實(shí)現(xiàn)“0”和“1”兩個(gè)狀態(tài)，但不是傳統(tǒng)晶體管的通斷開關(guān)狀態(tài)。 目前來看，材料和工藝創(chuàng)新是集成電路制造技術(shù)發(fā)展的主要任務(wù)。

關(guān)于芯片架構(gòu)引領(lǐng)計(jì)算領(lǐng)域變革的思考中，魏少軍表示，目前美國和歐洲都在高度重視軟件定義芯片技術(shù)的研究。傳統(tǒng)的軟硬件劃分對完成芯片設(shè)計(jì)來說已經(jīng)不夠了，芯片的架構(gòu)設(shè)計(jì)必須包含芯片和軟件兩部分。而且由于軟件加入而產(chǎn)生的增值也許會超過芯片本身價(jià)值。硬件工程師不得不開始介入設(shè)計(jì)軟件。 魏少軍將目前的處理器歸類到以軟件可編程性為Y軸，硬件可編程性為Z軸的四個(gè)象限里（如下圖），其中通用處理器屬于第二象限，專用集成電路屬于第三象限，可編程邏輯器件為第四象限。軟件定義芯片在第一象限里，兼具優(yōu)異軟硬件可編程性。

據(jù)介紹，軟件定義芯片架構(gòu)的通用控制單元是一個(gè)可編程的有限狀態(tài)機(jī)。它從外部讀取數(shù)據(jù)流、控制流和配置流信息，即所謂的“軟件”；負(fù)責(zé)運(yùn)行與任務(wù)對應(yīng)的狀態(tài)流程圖，并以此控制各個(gè)子任務(wù)的執(zhí)行，每個(gè)狀態(tài)對應(yīng)一組數(shù)據(jù)通道要執(zhí)行的子任務(wù)，控制數(shù)據(jù)通道完成配置和執(zhí)行。 “應(yīng)用定義軟件，軟件定義芯片”是集成電路設(shè)計(jì)技術(shù)的一次根本變革。目前我國在軟件定義芯片領(lǐng)域的突破早已于世界同行。軟件定義芯片技術(shù)是能夠替代ASIC和FPGA的新型電路架構(gòu)技術(shù)，有望為我國集成電路設(shè)計(jì)業(yè)擺脫跟隨模仿、實(shí)現(xiàn)趕超，提供一條全新的技術(shù)路線。 在集成技術(shù)創(chuàng)新開辟摩爾定律延續(xù)新路徑的思考方面，魏少軍表示，如今隨著工藝節(jié)點(diǎn)不斷微縮，設(shè)計(jì)成本也在爆炸式增長，但是并非所有的器件都需要最先進(jìn)的工藝。

比如AMD以實(shí)現(xiàn)性能、功耗和成本平衡為目標(biāo)，提出performance/W和performance/$衡量標(biāo)準(zhǔn)，并推行Chiplet，從而實(shí)現(xiàn)了逆襲。 此外，業(yè)界在封裝技術(shù)上也從2.5D到3D封裝的進(jìn)階，3D-IC系統(tǒng)集成也逐漸成為了主流。在此，魏少軍提到了英特爾的3D Foveros技術(shù)和臺積電的3D SoIC方案。 最后，魏少軍表示，芯片是支撐數(shù)字經(jīng)濟(jì)發(fā)展的基礎(chǔ)，在可以預(yù)見的未來，尚不會出現(xiàn)能夠替代集成電路的其他技術(shù)。即使出現(xiàn)了，也需要數(shù)十年的時(shí)間和花費(fèi)十?dāng)?shù)萬億美元才能替代今天的集成電路。 再者，經(jīng)過60多年的發(fā)展，集成電路技術(shù)又一次站在岔路口上，主流器件、芯片架構(gòu)和微納系統(tǒng)集成等三個(gè)領(lǐng)域的創(chuàng)新，將是集成電路跨過5nm需要克服的幾個(gè)關(guān)鍵技術(shù)。 器件結(jié)構(gòu)的選擇將決定未來競爭的制高點(diǎn)，架構(gòu)創(chuàng)新將引領(lǐng)計(jì)算領(lǐng)域的變革，而微納系統(tǒng)集成技術(shù)將開辟摩爾定律延續(xù)新路徑。三者相互支撐，互相影響，是在5nm之后掌握發(fā)展主動權(quán)的關(guān)鍵。

如今，我國在集成電路領(lǐng)域進(jìn)步很快，但“核心技術(shù)受制于人，產(chǎn)品處于中低端”的情況還沒有徹底改觀，基礎(chǔ)研究和基礎(chǔ)人才的培養(yǎng)沒有跟上需求的發(fā)展是重要原因。未來十年，我們面臨器件結(jié)構(gòu)更新，計(jì)算架構(gòu)創(chuàng)新和系統(tǒng)集成路徑變革等重大機(jī)遇。抓住這些機(jī)遇將會大有所為。

原文標(biāo)題：魏少軍：關(guān)于集成電路創(chuàng)新的一些思考

文章出處：【微信公眾號：傳感器技術(shù)】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。

責(zé)任編輯：haq