本文用的芯片型號為xcku115-flvd1924-1L-i，時(shí)鐘頻率為400MHz。

兩個(gè)有符號數(shù)相加

采用RTL代碼描述位寬相同的兩個(gè)數(shù)相加或相減，無論是有符號數(shù)還是無符號數(shù)，Vivado綜合后的結(jié)果是一致的。以32bit數(shù)據(jù)為例，相應(yīng)的代碼如下圖所示。這里考慮到兩個(gè)32bit數(shù)據(jù)相加其結(jié)果可能為33bit，同時(shí)對于高速設(shè)計(jì)（時(shí)鐘頻率至少400MHz）為了滿足性能，對輸入和輸出分別添加了流水寄存器。

最終的資源利用率如下圖所示。

從邏輯級數(shù)的角度看，邏輯級數(shù)最大為5（有一條），大多數(shù)路徑為3，如下圖所示。

從綜合屬性角度看，可以通過use_dsp屬性使得該加法操作映射到DSP48中，該屬性的使用方法如下圖所示。

采用DSP48實(shí)現(xiàn)時(shí)，上述代碼可達(dá)到完全映射，不會(huì)消耗SLICE中的任何資源。假定時(shí)鐘頻率為400MHz，對比使用LUT+FF和DSP48兩種實(shí)現(xiàn)方式，不難看出后者在時(shí)序（邏輯級數(shù)降低至1）和功耗方面均有優(yōu)勢。