女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

基于直方圖算法進行FPGA架構設計

454398 ? 來源:AI加速微信公眾號 ? 作者:AI加速微信公眾號 ? 2020-12-10 16:37 ? 次閱讀

引言

直方圖統計在圖像增強和目標檢測領域有重要應用,比如直方圖均衡,梯度直方圖。直方圖的不同種類和統計方法請見之前的文章。本章就是用FPGA來進行直方圖的計算,并且利用FPGA的特性對計算過程進行加速。安排如下:

首先基于直方圖算法進行FPGA架構設計,這里主要考慮了如何加速以及FPGA資源的利用兩個因素;最后基于system Verilog搭建一個驗證系統。

FPGA設計架構

不論是圖像灰度直方圖還是梯度直方圖,本質上是對數據的分布進行計數。從FPGA角度來看,只關心以下幾點:

1) 根據數據大小確定其分布區間,統計分布在不同區間的數據個數,區間的大小可以調節,比如灰度直方圖區間為1,梯度直方圖通常大于1;

2) 如何利用FPGA對直方圖統計進行加速,以及如何考慮到芯片有限資源;

首先來考慮加速方式,直方圖統計過程用偽代碼表示為:

For(int i=0;i Index = get_index(data[i]);
Hist[index]++;
}

Get_index函數是為了確定數據屬于哪個區間,如果區間大小為1,那么index就是數據自身。如果區間是平均分布,那么就需要進行數據的大小比較。如果區間大小是2的冪次,那么index只需要數據進行移位得到。

FPGA在加速計算中最主要就是利用并行化和流水線,并行化就是將一個任務拆解成多個子任務,多個子任務并行完成。而流水線是在處理一個子任務的時候,下一個來的子任務也可以進行處理,處理模塊不會等待。流水線本質上是對子任務也進行“分割”,分割的每一塊可以在處理模塊中同時進行。

統計N個數據,可以將N分成M份,在FPGA上同時進行M個統計,用偽代碼表示為:

For(int k=0;k //并行化
For(int i=0;i Index = get_index(data[k][i]);
Hist[k][index]++;
}
}

如果區間不是2的冪次,就需要比較器,這樣并行M次,就需要M個同等比較器,這對資源消耗很大。因此目前設計僅僅支持2的冪次的區間。整個設計架構如圖1.2。

圖2.1 流水線處理

圖2.2 直方圖統計架構

主要分為以下幾個模塊:

1)statis:這個是核心計算模塊,統計數據分布。ram中存放直方圖統計數據,地址對應著數據分布區間。這里有一個問題需要考慮,在對ram中直方圖統計數據計數時,需要讀出然后計數。如果ram讀端口沒有寄存器,那么讀出來直接加1,再寫入。但是這樣并不好,因為ram不經過寄存器時序不好。所以增加了一級寄存器,這樣就造成了寫入的延時,那么有可能下一次數據來臨也會讀取同樣地址的數據,此時讀取到的直方圖數據就是還沒有寫入的。為了解決這個問題,判斷進入的前后兩個數據是否相同,如果相同就不寫入而繼續計數,如果不同就寫入。并行多個statis模塊的代碼為:

genvar i;
generate
for(i=0;i

statis #(
.PIX_BW(PIX_BW),
.HIST_BW(HIST_BW),
.ADDR_BW(HIST_LEN_BW),
.BIN_W(BIN_W)

)u_statis(
.clk(clk),
.rst(rst),
.clr(clr),

.enable(1'b1),
.pix_valid(pix_valid),
.pix(img_i[i*PIX_BW +: PIX_BW]),

.hist_rd(branch_hist_rd),
.hist_raddr(branch_hist_raddr),
.hist(branch_hist[i*HIST_BW +: HIST_BW])
);

end
endgenerate

2)serders:這個是并轉串。M個statis模塊會產生M組hist結果,這些結果還要進行求和,那么就要用到加法樹,如果M較大,會造成加法樹很大,多以這里加了serders可以調節加法樹資源。

3) addTree:加法樹。
module addTree #(
parameter DATA_BW = 32,//bit width of data
parameter TREE_DEPTH = 3,//depth of the add tree
parameter ADD_N = 4//add number
)
(
input clk,
input rst,
input [ADD_N*DATA_BW-1:0] adnd_x,
input [ADD_N*DATA_BW-1:0] adnd_y,
input adnd_valid,
output reg[DATA_BW-1:0] finl_sum,
output reg finl_sum_valid

);

reg [TREE_DEPTH-1:0]midl_valid;

genvar dept_i, leaf_i;
generate
for(dept_i=TREE_DEPTH-1;dept_i>=0;dept_i=dept_i-1)begin: ADD_DPET
localparam LEAF_N = 2**dept_i;

wire[DATA_BW-1:0] midl_sum[LEAF_N-1:0];

for(leaf_i=0;leaf_i

reg [DATA_BW-1:0] midl_add_x;
reg [DATA_BW-1:0] midl_add_y;

if(dept_i==TREE_DEPTH-1)begin
always @(posedge clk)begin
midl_add_x midl_add_y end
end
else begin
always @(posedge clk)begin
midl_add_x midl_add_y end
end

adder #(
.DATA_BW(DATA_BW)
)
u_adder(
.adnd_x(midl_add_x),
.adnd_y(midl_add_y),
.sum(midl_sum[leaf_i])

);

end

if(dept_i==TREE_DEPTH-1)
always @(posedge clk)begin
midl_valid[dept_i] end
else
always @(posedge clk)begin
midl_valid[dept_i] end

end

endgenerate

always @(posedge clk)begin
finl_sum end

always @(posedge clk)begin
if(rst)
finl_sum_valid else
finl_sum_valid end

endmodule

4) accum:累加器。如果加法樹沒有完成M個hist數據的求和,那么就需要通過累加器來完成。

o4YBAF9uDqWAayv7AAByjAeQGbU256.png

圖2.3 對ram的處理

驗證結構

1) img_trans:這個是隨機化圖像數據定義,主要通過SV中constraint來對圖像大小做一些約束;

class img_trans;

rand int img_w;
rand int img_h;
rand int img_blank;
rand logic[`PIX_BW-1:0] img[`MAX_IMG_W*`MAX_IMG_H];

constraint img_cfg_cnst{
img_w img_w > 0;
img_w % `PARALL == 0;
img_h img_h > 0;
img_blank img_blank >= 0;

}

extern function void write(input string f_name);

endclass

2) driver:產生image并且發送給DUT,同時通過mailbox發送給ref_model用于對比;
class img_obj;
logic [`PIX_BW-1:0] img_que[$];
endclass

class driver;

int img_w;
int img_h;
int img_blank;
logic [`PARALL*`PIX_BW-1:0] img;
logic [`PIX_BW-1:0] img_ele;
img_obj imgObj;
img_trans imgTrans;

extern task drive(mailbox img_mbx, virtual img_inf.test imgInf);

endclass

3) ref_model:自己統計直方圖和DUT的結果進行比對;

class ref_modl;

logic [`PIX_BW-1:0] img;
int addr;
img_obj imgObj;
int hist[`HIST_LEN];

extern task calc(input logic clk, mailbox img_mbx);
extern task comp(virtual img_inf.test imgInf);
extern task run(input logic clk, mailbox img_mbx, virtual img_inf.test imgInf);
extern function void clear();

endclass

o4YBAF9uDqeAUrozAAEPRvgT6Rs060.png

圖3.1 驗證架構圖

最后添加一下modelsim仿真波形文件和結果,純粹為了增加篇幅。

圖3.2 modelsim仿真波形和結果

編輯:hfy

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1643

    文章

    21957

    瀏覽量

    614033
  • 直方圖
    +關注

    關注

    0

    文章

    21

    瀏覽量

    7985
收藏 人收藏

    評論

    相關推薦
    熱點推薦

    芯片架構設計的關鍵要素

    芯片架構設計的目標是達到功能、性能、功耗、面積(FPA)的平衡。好的芯片架構能有效提升系統的整體性能,優化功耗,并確保在成本和時間的限制下完成設計任務。
    的頭像 發表于 03-01 16:23 ?482次閱讀

    基于FPGA實現圖像直方圖設計

    簡單,單采用FPGA來實現直方圖的統計就稍顯麻煩。若使用Xilinx和Altera的FPGA芯片,可以使用HLS來進行圖像的加速處理。但這暫時不是我的重點。 用C語言實現
    的頭像 發表于 12-24 10:24 ?673次閱讀
    基于<b class='flag-5'>FPGA</b>實現圖像<b class='flag-5'>直方圖</b>設計

    ?ISP算法架構分析介紹

    ),從結果上看就是將RAW數據轉換成壓縮后的RGB(一般)數據,供后續CPU使用(識別、壓縮等)。 市面上很少有直接介紹ISP的書籍或者資料,今天我們主要是聊一聊ISP算法架構,這樣大家就能明白為什么很少有專用的書籍對這方面進行
    的頭像 發表于 11-26 10:05 ?1573次閱讀
    ?ISP<b class='flag-5'>算法</b>及<b class='flag-5'>架構</b>分析介紹

    ADS7057EVM-PDK直方圖測試數據異常怎么解決?

    對ADS7057EVM-PDK進行直方圖測試,發現直方圖數據異常,具體表現為個別碼值的采樣點數異常增多,懷疑評估板出現問題。 測試條件具體如下: 使用TI公司的PSIEVM提供正弦輸入信號,輸入
    發表于 11-22 13:16

    Verilog vhdl fpga

    崗位職責 1.負責FPGA架構設計、代碼編寫、仿真等; 2.協同軟、硬件工程師完成系統聯調和測試; 3.負責項目中FPGA設計的相關文檔編寫及維護;任職要求 1.碩士及以上學歷,電子、通信、計算機
    發表于 11-12 16:40

    深入理解 Llama 3 的架構設

    最新的自然語言處理(NLP)技術和深度學習算法,旨在提供更加自然、流暢和智能的對話體驗。 1. 核心組件 Llama 3的架構設計可以分為以下幾個核心組件: 1.1 預處理模塊 預處理模塊負責將原始文本數據轉換為模型可以理解的格式。這包括文本清洗
    的頭像 發表于 10-27 14:41 ?1101次閱讀

    邊緣計算架構設計最佳實踐

    邊緣計算架構設計最佳實踐涉及多個方面,以下是一些關鍵要素和最佳實踐建議: 一、核心組件與架構設計 邊緣設備與網關 邊緣設備 :包括各種嵌入式設備、傳感器、智能手機、智能攝像頭等,負責采集原始數據
    的頭像 發表于 10-24 14:17 ?972次閱讀

    FPGA芯片架構和資源有深入的理解,精通Verilog HDL、VHDL

    崗位職責 1.負責FPGA架構設計、代碼編寫、仿真等; 2.協同軟、硬件工程師完成系統聯調和測試; 3.負責項目中FPGA設計的相關文檔編寫及維護; 任職要求 1.碩士及以上學歷,電子、通信
    發表于 09-15 15:23

    為什么FPGA屬于硬件,還需要搞算法

    開始就掌握。 單純搞算法是不夠的,還需要理解硬件的架構和資源,以便更有效地將算法映射到 FPGA 上,實現最優的性 能和資源利用。 總的來說,學習
    發表于 09-09 16:54

    【招聘】verilog vhdl FPGA

    1.熟悉FPGA架構及應用,熟悉圖像算法FPGA實現。 2.熟悉verilog vhdl,熟悉Xilinx或Intel等開發工具。 3.有AI算法
    發表于 09-02 15:50

    FPGA-5G通信算法的基本套路

    有利于硬件實現,也是必須考慮的問題。與此類似,如果ASIC/FPGA工程師不了解算法,只根據算法進行邏輯實現,很有可能會走彎路,多耗硬件資源。 一個再牛的
    發表于 08-15 17:34

    FPGA與MCU的應用場景

    可編程性 與MCU只能通過軟件進行編程不同,FPGA允許用戶在硬件級別上進行編程和重新配置。這種靈活性使FPGA在快速原型設計和硬件加速應用中非常有用。 低延遲
    發表于 07-29 15:45

    DSP國產教學實驗箱_嵌入式教程:5-7 直方圖均衡化

    對比度增強方法。直方圖拉伸和直方圖均衡化是兩種最常見的間接對比度增強方法。直方圖拉伸是通過對比度拉伸對直方圖進行調整,從而“擴大”前景和背景
    發表于 07-12 15:47

    DSP教學實驗箱操作教程_數字圖像處理:5-5 灰度圖像直方圖

    的統計方法,用于對總體的分布特征進行推斷。直方圖的作用如下: (1)檢驗數據分布的類型,分析數據是否服從正態分布,判斷數據有無異常; (2)與產品規格界限做比較,可直觀地判斷分布中心是否偏離規格中心,以
    發表于 06-25 15:10

    FPGA設計經驗之圖像處理

    處理窗口 對資源影響成倍增加 基于FPGA設計框架舉例: 1、灰度直方圖統計 直方圖是圖像的灰度分布統計的一種表示方法,統計目標圖像中各個灰度點的像素個數,很多對于圖像的調整算法
    發表于 06-12 16:26