接下來小編給大家一起分享下這款“多模式交錯電源”的設計過程吧！

先回顧下本次大賽內容：

參賽要求

1. Vin=12V， Vout=2.5V，lout=2A；整版使用電容合計容量，不得大于 60uF；

2. PCB 設計僅限于2-4層 (不接受6層及以上 PCB 設計)；

3. 測試中，不允許切換工作模式。

評選規則

作品實物圖

專家點評

設計思路清晰，滿載效率高。

作品設計過程

1

方案介紹

設計一款較好符合比賽要求的電源，需對電源的各方參數做出整合和推敲。 低紋波、小負載波動、高效率、低靜態功耗均可用 ADI 芯片實現，但無法用同一個芯片達到所有指標的極致。其中最難的是效率的提升，這個局限于芯片和物理法則，不作為首要考慮的重點。 其次是動態響應，這要求電路快速動作，這顯然與輕載和空載性能要求相反，具體可參考 LT8643 和 LT8645 的區別。將他們融合在一起謀求兩個芯片性能的疊加，成為一個不錯的選擇。 解決方案為雙路交替工作，功率級分別是 LT8643S 和 LT8645S，其中集成 MOS 開關的 LT8643S 可以在高頻下實現快速響應的 CCM 模式，這款芯片還支持可配置的外部補償，而LT8645S 可實現低空載電流和滿載的高效率，運行在較低的開關頻率。 LT8645S 工作在 Burst 模式下，實現空載和滿載的高效率，LT8643S 以 CCM 工作在 100mA 到 1.5A 的輸出電流段，且輸出設定電壓比 LT8645S 高一點，當 LT8643S 開啟時，LT8645S 自動處于休眠狀態。 以上功能的實現需要低功耗輸出電流采樣電路，ADI 具有使能端 LTC2067 可以完美的用亞毫歐電阻對 0.1A 到 2A 的輸出電流進行采樣。 為了提高靜態和輕載性能，讀取 LT8645S 的狀態信息作為電流測量控制邏輯電路的啟動信號，這可以利用 LTC2067 的使能端和電感副繞組實現。控制框圖如下圖1.1.

圖1.1 控制框圖

本方案看似有3個狀態，實際上只有兩個，主工作狀態是 LT8645，它的工作空白區間是 0.1-1.5A，在空白區間內是 LT8643 以超高的開關頻率和超快的環路，抑制紋波，壓低動態，而這整個模式切換只需要一個電流采樣和窗口比較器控制 LT8643 的使能就可以實現。 這是我思前想后最簡單的控制邏輯了，這個方案還有個優點，負責效率的電感和開關頻率是獨立與高速部分，便于優化最終的效率，負責高速的部分可以選取更合適的電感，以謀求最好的動態響應。

2

原理圖設計

圖2.1 原理圖

（原帖可下載源文件）

左上角部分為工具模塊 LT8643，除了基本配置，外加一個控制使能的窗口電路，模式腳可以浮空，接上只是為了了解這個芯片的更多細節。 左下方為這個電路的基本結構，這個模塊除了 LT8645 的基本配置和喚醒部分，最重要的就是那個阻容分壓結構。這個區域放大圖如下圖2.2所示。

圖2.2 阻容反饋及喚醒基準

為了高的效率，LT8645 需要工作在大電感和低開關頻率條件下，在之前的實驗板上 LT8645 出現了運行不穩定的現象，可這個芯片沒有外部補償，只能通過其它方式使環路穩定，阻容分壓結構就不錯，可以在高低頻之間產生一個零極點對，降低高頻段的反饋系數和環路增益達到補償的目的，下圖2.3是在 4.5uh-370khz 小的 1A-2A 動態響應?？梢姯h路的穩定性還是很不錯的。

圖2.3動態響應

左下方為銅箔電流采樣技術，電流檢測芯片為 LTC2067，失調電壓在 1uv 左右，銅箔采樣電阻為 0.7 歐左右，采樣電流的精度校準使用下部電流源的負載電阻。這個模塊也是這個電路在調試時遭遇 “玄學” 最多的地方，下圖2.4是該區域的放大圖。

圖2.4 電流采樣電路與喚醒

圖2.4中左側構成了最普通的電流檢測結構，最初的問題是 LTC2067 的供電是以地為參考的，并且通過 rc 結構從輸出電壓上取電，這種結構可以保證這個芯片的使能端被外部輕載檢測觸發啟動。

正是這個結構導致了嚴重的問題，左側2、3號腳要承受大量高頻共模，這將導致兩個嚴重的問題，首先是小電流的采樣完全是錯誤的，容易在沒有負載的情況下容易被干擾 (示波器電流探頭測量 PWM 時) 觸發 LT8643 的啟動，另外一個問題是電流檢測的非線性，這個原理不明，應該和放大器內部結構有關。

上述問題可以通過在這兩個引腳和采樣銅箔間插入 rc 濾波器來緩解，事實證明這種措施十分有效，電流采樣電路對動態采樣結果如下圖2.5，實際在 10mA-2A 誤差不超過 5%。

圖2.5 電流采樣

此處二號 “玄學” 是電流采樣輸出腳的迷之漏電流，經過反復排查，確定初始漏電流由斬波放大器引腳輸入引發的電荷泵效應將高電壓引腳的的電荷泵送到低電位的引腳。

發生這種神奇現象的根本原因是我用斬波運放 OPA2333 作為比較器，因為手頭可以工作在低電壓的低功耗運放或比較器不多。

這個問題通過更換普通低壓運放后，喚醒后的漏電流問題基本解決，其實不完全解決，LT2067 也是斬波運放，另一半也是連接電流采樣作為比較器使用，用來使能 LT8643 和自鎖使能端，可能由于引腳壓差太小或內部特殊結構，沒有形成可觀漏電流。

之后是漏電流二號出場，這次漏電的原因是外部運放的強行使能導致電流流過芯片通過 ESD 結構從運放輸入腳漏向電流采樣端口。這個現象發生在實驗板上，是外部運放使用低側 MOS 開關跟隨 LT8643 一起被喚醒，在未喚醒前運放的地引腳浮空，被內部漏電拉到高電平，這個地又和輸入腳有個二極管，自然就會從這個腳向外漏電流。解決方案使用一個 NMOS 和一個 PMOS 同步驅動，將芯片和地同時斷開。

上面的操作引出了漏電流三號，漏電流三號表現非常詭異，在示波器可以看到控制邏輯回路在穩定震蕩。

在沒有任何輸出電流的情況下，電流采樣輸出出現間距極大的小尖峰，這個小尖峰啟動自鎖結構，所有芯片正常供電，電流恢復到正常狀態，因為沒有電流輸出，自鎖信號被電流測量信號復位。然后外部運放切離電源，戲劇性的一幕出現了，外部運放下 MOS 比上 MOS 斷開速度更快，差了一個低速反相器時間，這個瞬態和上一種漏電流現象一樣，漏出一個電流尖峰 (極窄，不用單次觸發觀察不到) 到電流采樣輸出，喚醒自鎖，就這樣往復循環。

上述電流采樣和控制邏輯出問題的根本原因是我對斬波運放認識不夠深刻，還試圖強行給芯片加使能。

3

PCB設計

PCB 為雙層，正反面如下圖3.1、3.2，實物圖，如圖3.3。

圖3.1 PCB正面

圖3.2 PCB反面

圖3.3 實物圖

實物測試

圖4.1 測試電路

5項指標測試： ?靜態電流空載電流為2.3ua左右 ?輕載輸入電壓和電流為11.870v、33.7ua，輸出電壓2.503v，負載為20k，效率計算為78.4%。 ?紋波紋波出現時，電路切換到 LT8643 的 CCM 模式，開關頻率2.6MHZ，紋波基本不可觀測，接近低頻噪聲的幅度，總的幅度不超過3mv。 ?動態測試這塊板子的動態性能十分優秀，最大峰值 10mv 左右，上下峰峰值加起來也只有 15mv 左右，如下圖4.2、4.3、4.4。

圖4.2 動態響應，綠線電流波形

圖4.3 動態響應上沖

圖4.4 動態下沖

?2A效率為了優化 LT8645 的效率，選取了6個不同的頻率點測量效率取其最優解。 分別取 374KHZ、388KHZ、405KHZ、418KHZ、442KHZ、483KHZ，其中在 405KHZ 處達到最高效率94.6%。其它各點效率如下：94%、94.4%、94.4%、93.9%、93.7%。