隨著北斗衛(wèi)星系統(tǒng)技術(shù)的發(fā)展，國內(nèi)北斗導(dǎo)航定位芯片行業(yè)也迅猛發(fā)展，芯片技術(shù)成為全球各個國家競爭的制高點(diǎn)之一，作為高端制造業(yè)的“皇冠明珠”，芯片是衡量一個國家綜合實(shí)力的重要標(biāo)志之一，是信息產(chǎn)業(yè)的核心與基石。芯片不僅為國家信息產(chǎn)業(yè)和經(jīng)濟(jì)發(fā)展帶來高額的利潤，同時也通過產(chǎn)業(yè)帶動效應(yīng)成百上千倍的產(chǎn)值放大作用，強(qiáng)力推動整個產(chǎn)業(yè)的高速發(fā)展。只有掌握核心芯片的關(guān)鍵技術(shù)，特別是高端芯片的領(lǐng)先技術(shù)，才能使我國的信息產(chǎn)業(yè)占據(jù)全世界范圍內(nèi)的產(chǎn)業(yè)鏈制高點(diǎn)，更進(jìn)一步支撐我國信息產(chǎn)業(yè)發(fā)展的國家戰(zhàn)略。衛(wèi)星導(dǎo)航定位系統(tǒng)作為國家重大空間和信息化基礎(chǔ)設(shè)施，是國家經(jīng)濟(jì)安全、國防安全、國土安全和公共安全的重大技術(shù)支撐系統(tǒng)和基礎(chǔ)資源。衛(wèi)星導(dǎo)航定位核心芯片作為衛(wèi)星導(dǎo)航定位終端產(chǎn)品的核心部件、產(chǎn)業(yè)鏈發(fā)展的源頭和動力，在衛(wèi)星導(dǎo)航產(chǎn)業(yè)中發(fā)揮著舉足輕重的作用。

北斗導(dǎo)航芯片的構(gòu)成

衛(wèi)星導(dǎo)航芯片在結(jié)構(gòu)上主要包括GNSS射頻接收機(jī)、GNSS基帶信號處理器、微處理器、電源管理、內(nèi)存和控制單元、存儲器、串口設(shè)備、外圍接口電路等部分。由于芯片設(shè)計(jì)復(fù)雜，特別是射頻和基帶一體化SoC芯片的設(shè)計(jì)復(fù)雜度更加復(fù)雜，衛(wèi)星導(dǎo)航芯片設(shè)計(jì)能力的差異，直接影響芯片性能、靈敏度、功耗、尺寸、成本等多個方面，進(jìn)而也極大地影響著導(dǎo)航定位終端產(chǎn)品的核心競爭力。因此，衛(wèi)星導(dǎo)航定位芯片的技術(shù)方向很大程度上代表了衛(wèi)星導(dǎo)航終端產(chǎn)品的發(fā)展趨勢。從衛(wèi)星導(dǎo)航芯片的結(jié)構(gòu)上，我們可以較清晰的看到，芯片集成度、性能和功耗將是芯片未來發(fā)展的重點(diǎn)技術(shù)攻關(guān)方向。

芯片技術(shù)發(fā)展方向1：適合的工藝與SoC集成設(shè)計(jì)，提升芯片集成度

工藝選擇

芯片類型不同，工藝優(yōu)勢影響也是不同的。導(dǎo)航芯片主要包含基帶和射頻（RF）兩部分，其芯片結(jié)構(gòu)中數(shù)字邏輯電路和模擬射頻電路各占50%。CPU芯片結(jié)構(gòu)中主要為數(shù)字邏輯電路。

小節(jié)點(diǎn)工藝對邏輯電路芯片面積降低幫助大，對模擬電路芯片面積降低幫助不大，所以從芯片類型與工藝及成本的匹配考慮，導(dǎo)航芯片采用小節(jié)點(diǎn)工藝意義不大。另外，導(dǎo)航芯片的主頻大概在100+Mhz，小節(jié)點(diǎn)工藝一般對高主頻的CPU動態(tài)功耗、熱量降低有幫助，對導(dǎo)航芯片這種低主頻靜態(tài)漏電功耗大的芯片反而不好。（手機(jī)CPU現(xiàn)在主頻一般2500+Mhz、電腦CPU大概3000+Mhz）

另外，隨著工藝提升逼近至20nm 時，柵極對電流控制能力會急劇下降，會出現(xiàn)“電流泄露”問題。電流泄露將直接增加芯片的功耗，為晶體管帶來額外的發(fā)熱量。另一方面，電流泄露還將導(dǎo)致電路錯誤，信號模糊。為解決相關(guān)問題投入的研發(fā)成本會大幅提高。與此同時，當(dāng)晶體管的尺寸縮小到小于10nm時會產(chǎn)生量子效應(yīng)，這時晶體管的特性將很難控制，芯片的生產(chǎn)難度也會成倍增長，晶元（wafer）的價格也更高。

綜合考慮，采用更先進(jìn)工藝的研發(fā)和制造成本更高，CPU一類單價較高的產(chǎn)品可以采用，但對于導(dǎo)航芯片這類市場單價相對較低的芯片則無驅(qū)動力使用高成本的最新工藝。目前導(dǎo)航定位芯片較為成熟且性價比較好的工藝是40nm CMOS工藝，可以為導(dǎo)航定位芯片帶來低功耗、低成本、低風(fēng)險等諸多優(yōu)勢，未來將相22nm CMOS工藝演進(jìn)和升級。

SoC集成設(shè)計(jì)

SoC（System on Chip）芯片稱為系統(tǒng)級芯片，也稱片上系統(tǒng)，包含了芯片完整硬件系統(tǒng)和嵌入式軟件系統(tǒng)的全部內(nèi)容，是當(dāng)下主流芯片企業(yè)的主研方向。SoC也是一種設(shè)計(jì)理念，就是將各個可以集成在一起的模塊集成到一個芯片上，包含了射頻、基帶、電源管理、嵌入式存儲、接口等多項(xiàng)技術(shù)。SoC芯片的提出，是相對于過去SIP芯片（System In a Package系統(tǒng)級封裝，將多種功能芯片集成在一個封裝內(nèi)，從而實(shí)現(xiàn)一個基本完整的功能。）而言的。由于通過一顆芯片實(shí)現(xiàn)SIP多顆芯片的所有功能，因此SoC芯片在尺寸、功耗、成本等方面較SIP芯片具有較大優(yōu)勢。

SoC芯片在單一芯片上集成微處理器、模擬IP核、數(shù)字IP核和存儲器、外圍接口等，具備集成度高、功能強(qiáng)、功耗低、尺寸小等優(yōu)點(diǎn)，可以有效地降低電子/信息系統(tǒng)產(chǎn)品的開發(fā)成本，縮短開發(fā)周期，提高產(chǎn)品的競爭力。其設(shè)計(jì)難點(diǎn)在于：要通過復(fù)雜的設(shè)計(jì)，來避免各個模塊互相影響，保證各個模塊配合工作時可以發(fā)揮出最佳性能。

雖然SoC集成設(shè)計(jì)技術(shù)復(fù)雜度高、難度大，但由于其具備諸多優(yōu)點(diǎn)，可以給芯片帶來多項(xiàng)指標(biāo)提升，已成為導(dǎo)航芯片設(shè)計(jì)廠商的主流設(shè)計(jì)技術(shù)發(fā)展方向。

芯片技術(shù)發(fā)展方向2：芯片級雙頻聯(lián)合定位，提升定位性能

眾所周知，伴隨我國北斗三號衛(wèi)星的高密度發(fā)射，加之GPS、伽利略、格洛納斯等其它GNSS系統(tǒng)，導(dǎo)航定位可以使用的資源越來越多，不僅是衛(wèi)星星座數(shù)量的提升，在信號體制方面也發(fā)生了改變。除了有北斗B1I和 GPS L1頻點(diǎn)外，還加入了BDS B3I， B2a和GPS L2，L5頻點(diǎn)。與此同時，隨著科技進(jìn)步和社會發(fā)展，人們對導(dǎo)航定位精準(zhǔn)度的要求也在不斷提升，這在大眾化消費(fèi)類應(yīng)用市場尤為凸顯。某知名國產(chǎn)手機(jī)廠商發(fā)布全球首款雙頻北斗超精準(zhǔn)定位手機(jī)所引起的轟動，正是這種趨勢的最好例證。

雙頻定位在復(fù)雜城市環(huán)境中對提升定位精準(zhǔn)度和可靠性是有很大幫助的。影響衛(wèi)星定位精度的主要因素是電離層延時和建筑物和遮擋物反射干擾產(chǎn)生的多徑效應(yīng)。一般來說，頻段信號的帶寬越高，碼率越高其受折射和反射的干擾就較少。傳統(tǒng)單頻定位方案只能接收單一頻點(diǎn)（B1I/L1）信號，帶寬不夠，易受建筑物反射干擾影響。而在雙頻定位方案中，新增的頻段信號（B2a/L5）帶寬高、碼率大，折射及反射對其影響不大；同時不同頻率信號通過電離層時的折射率不同，通過對比兩路信號的延遲，用計(jì)算來消除電離層帶來的誤差，將會使定位精度得到進(jìn)一步提高。

雙頻甚至多頻聯(lián)合定位技術(shù)在導(dǎo)航定位領(lǐng)域是已經(jīng)得到驗(yàn)證的技術(shù)路徑，可以較大幅度地提升定位精度和抵抗多徑效應(yīng)。但目前雙頻甚至多頻聯(lián)合定位功能的實(shí)現(xiàn)大多通過板卡或FPGA方式實(shí)現(xiàn)，因此存在成本高、功耗高、尺寸大等諸多問題，無法滿足手機(jī)、智能穿戴等應(yīng)用領(lǐng)域低功耗、小型化的需求，使得北斗GNSS雙頻定位技術(shù)無法在廣泛的大眾高精度市場中大規(guī)模應(yīng)用。雙頻SoC單芯片技術(shù)，正是解決雙頻定位技術(shù)大規(guī)模應(yīng)用所需具備的基礎(chǔ)技術(shù)，也是國際主流發(fā)展趨勢。芯片廠商若想?yún)⑴c全球競爭，甚至想擴(kuò)展國內(nèi)市場都必須布局雙頻SoC芯片技術(shù)和產(chǎn)品。雙頻SoC芯片技術(shù)“高能低用”的大眾化市場推廣，將極大地帶動產(chǎn)業(yè)鏈下游終端產(chǎn)品升級和換代的規(guī)模化需求，同時也將帶動北斗衛(wèi)星導(dǎo)航產(chǎn)業(yè)的整體發(fā)展和提升。

芯片技術(shù)發(fā)展方向3：超低功耗設(shè)計(jì)，延長待機(jī)時間

為了降低芯片功耗，主流衛(wèi)星導(dǎo)航定位芯片廠商一般采用動態(tài)電壓頻率調(diào)整技術(shù)、極低待機(jī)功耗設(shè)計(jì)技術(shù)和嵌入式存儲器技術(shù)等方法，從多個方面對芯片功耗進(jìn)行控制。

通過動態(tài)電壓頻率調(diào)整技術(shù)，當(dāng)用戶需要高性能的導(dǎo)航接收功能時，可以提高數(shù)字時鐘頻率以充分發(fā)揮處理器的處理能力，此時動態(tài)電壓頻率調(diào)整電路會自動將數(shù)字邏輯和存儲器的工作電壓提高，保證數(shù)字邏輯電路有足夠的工作速度。而當(dāng)用戶不需要高性能的計(jì)算能力時，可以降低數(shù)字時鐘以節(jié)省功耗，此時動態(tài)電壓頻率調(diào)整電路又會自動將數(shù)字邏輯和存儲器的工作電壓降低，這樣就進(jìn)一步節(jié)省了數(shù)字電路的功耗。

極低待機(jī)功耗設(shè)計(jì)可以延長芯片在電池供電條件下的最長待機(jī)時間。為了將待機(jī)功耗降到最低，可以用具有極低漏電功耗的厚柵氧晶體管設(shè)計(jì)待機(jī)喚醒電路，同時設(shè)計(jì)具有極低功耗的晶體振蕩器電路，保證在極低的待機(jī)狀態(tài)下也可定時喚醒芯片。目前主流衛(wèi)星導(dǎo)航芯片在待機(jī)狀態(tài)下的整體待機(jī)功耗可小于2uA，已達(dá)到業(yè)界主流低功耗MCU芯片的待機(jī)功耗性能。

傳統(tǒng)的衛(wèi)星導(dǎo)航定位芯片一般無法在片上集成不揮發(fā)存儲器，因此通常需要在SoC芯片的上面疊放一顆存儲芯片，封裝在同一芯片管殼中，還不完全是真正意義上的單芯片SoC。疊放的存儲芯片不僅會增加封裝成本和功耗，而且只能使用串行接口電路，限制了處理器對存儲單元的訪問速度。在衛(wèi)星導(dǎo)航芯片中使嵌入式存儲器工藝，在芯片內(nèi)部集成并行接口的存儲單元，即節(jié)省了封裝成本，同時可以提升處理器對存儲單元的訪問效率從而降低訪問存儲器的功耗。

隨著智能手機(jī)、物聯(lián)網(wǎng)、車聯(lián)網(wǎng)、無人機(jī)等應(yīng)用的快速發(fā)展，精準(zhǔn)位置服務(wù)需求愈加廣泛。各類大眾化定位終端產(chǎn)品對定位精度的要求已經(jīng)達(dá)到“米級”甚至“亞米級”，傳統(tǒng)高精度板卡大尺寸、高功耗的不足愈加凸顯，已不能滿足高精度大眾化應(yīng)用的需求，芯片級高精度定位產(chǎn)品是高精度大眾化應(yīng)用的必然趨勢和產(chǎn)物。民用市場以及物聯(lián)網(wǎng)應(yīng)用市場主要針對各類手持終端、便攜式移動設(shè)備、可穿戴設(shè)備，芯片級高精度解決方案，具備超低功耗和長時間待機(jī)的先天優(yōu)勢，將極大地提升高精度終端產(chǎn)品的競爭力。