芯潮8月15日上海報道，今天，全球 EDA 巨頭 Cadence 舉辦一年一度的 CDNLive China 2019 全球巡回用戶大會。

這是中國 IC 設計業(yè)覆蓋技術領域最全面、規(guī)模最大的先進技術交流平臺，其規(guī)模和參與度再次刷新行業(yè)記錄，吸引了超過 130 家企業(yè)、 1300 位 IC 設計從業(yè)者。

在剛剛結束的大會中，Cadence 公司總裁Anirudh Devgan，中國半導體行業(yè)協(xié)會IC設計分會理事長、清華大學微電子所所長魏少軍，依圖科技聯(lián)合創(chuàng)始人、CEO朱瓏上臺分享。

從本屆大會的主題“智能系統(tǒng)設計”，到各位演講嘉賓主要分享的智能設計系統(tǒng)、智能架構設計中心、以及智能基礎設施提升的關鍵，我們可以直觀的感受到，AI 已經影響到整個集成電路產業(yè)的各個環(huán)節(jié)，不僅驅動 AI 芯片應用和創(chuàng)新蓬勃發(fā)展，同時也開始深入芯片設計的各個環(huán)節(jié)，通過更加智能的設計工具，帶來整個芯片設計流程效率的提升和 PPA 的節(jié)省。

此外，在本次活動期間，汽車自動駕駛、智能感知、語音交互、機器視覺和深度學習等創(chuàng)新應用已成為交流的熱點話題。

01、Cadence：智能化EDA和IP雙劍齊發(fā)

Cadence 中國區(qū)總經理徐昀在開場致辭中說，過去五年，不僅整個行業(yè)發(fā)展日新月異，Cadence 同樣在中國快速發(fā)展，今年其 Q1 財報開始單獨披露在中國的營收，占全球營收的10%以上。

Cadence 中國區(qū)總經理徐昀

徐昀表示，中國已成為全球成第二大市場，也是 Cadence 投入最大、最期待的市場。自1995年進入中國以來，Cadence 陸續(xù)在中國成立亞太總部、AI研發(fā)中心等，走得每一步與中國用戶密切相關。

今年對于 Cadence 是特殊的一年，該公司宣布踏入系統(tǒng)分析市場，并推出 智能系統(tǒng)實際（Intelligent System Design） 戰(zhàn)略，希望通過智能化系統(tǒng)設計在日常開發(fā)中為客戶提供更多幫助。

緊接著，Cadence 公司總裁 Anirudh Devga以“智能系統(tǒng)設計”為主題發(fā)表演講。

Cadence 公司總裁 Anirudh Devgan

過去系統(tǒng)公司專注于從軟件到物理芯片設計的系統(tǒng)設計，移動和消費產品為整體系統(tǒng)設計優(yōu)化開辟了道路。

在 AI、5G 和邊緣計算等新興技術的推動下，近年來，汽車、工業(yè)、醫(yī)療等各行業(yè)都在經歷空前的數(shù)字化轉型，并促進了針對其特定應用需求而優(yōu)化的定制系統(tǒng)和SoC的開發(fā)。我們已進入智能系統(tǒng)設計時代。

面向移動設備、云/數(shù)據(jù)中心、IoT/工業(yè)、汽車、航空航天和醫(yī)療健康六大領域，Cadence的智能系統(tǒng)設計戰(zhàn)略，以技術（計算）軟件為核心能力，包括引用AI和算法優(yōu)化設計工具、擴展到新系統(tǒng)領域、以及執(zhí)行核心 EDA 和 IP。

借助機器學習、全局優(yōu)化等技術，Cadence可以切實提升 PPA 和周轉時間，并提供完全整合和大量并行full flow。

隨著數(shù)據(jù)速率的提高，精準的3D EM仿真變得越來越重要。今年 Cadence 推出系統(tǒng)級分析策略下推出的第一款產品 Clarity 3D 場求解器，針對云九三和分布式計算的服務器做了優(yōu)化，其電磁仿真性能相比傳統(tǒng)產品有 5-10倍的提升。

面向數(shù)據(jù)中心，Cadence還推出了企業(yè)級 FPGA 原型平臺 Cadence Protium X1，為早期軟件開發(fā)、硬件和軟件回歸及完整系統(tǒng)驗證提供數(shù) MHz 級高速傳輸速率，適用于從數(shù)十億門 AI 和 5G 芯片到單 FPGA 物聯(lián)網芯片和 IP 模塊等多種設計尺寸和應用場景。

為了優(yōu)化設計方案，Cadence 提出了 Machine Learning 與 EDA 相互融合的理念，并將機器學習的三駕馬車戰(zhàn)略帶給中國 IC 產業(yè)。

（1）ML Inside：通過最新的機器學習引擎，改善數(shù)字設計工具，帶來更好的PPA。通過對過往的大數(shù)據(jù)分析和決策，來加速未來的智能版圖設計。

（2）ML Outside：自動化的設計流程，提升整個設計的生產效率。

（3）ML Enablement：軟件和硬件的協(xié)同設計，以及 Cadence 獨有的 Tensilica 處理器 IP，應用機器學習為系統(tǒng)級的優(yōu)化帶來提升。

Cadence 已推出針對 AI 芯片的全流程解決方案，包括 AI 芯片建模、AI 智能驗證解決方案、大規(guī)模復雜AI芯片的全設計實現(xiàn) flow、以及相關設計 IP 等。

在工具方面，Cadence 的布局布線工具 Innovus 里，已有內置的 AI 算法取代傳統(tǒng)的算法。

今年 Cadence 還發(fā)布了第三代 JasperGold 形式化驗證平臺，采用機器學習技術，將開箱即用的證明速度平均提高2倍，回歸運行速度平均提高5倍，同時優(yōu)化了RTL設計的編譯能力，容量提高兩倍，內存占用平均減少50%。

過去一年，Cadence 持續(xù)全面強化各產品線。其首款深度神經網絡加速器 DNA 100 處理器 IP，小至 0.5 大至數(shù)百 TeraMAC（TMAC）均可實現(xiàn)高性能和高能效，適用于自動駕駛汽車、ADAS、機器人、監(jiān)控、為人機、AR/VR等各種設備端神經網絡推理應用。

AI 處理器在運行最新的神經網絡模型時會使功耗預算嚴重縮緊，要滿足不同設備的 AI 功能需求，需要更高效的架構，DNA 100處理器利用創(chuàng)新的稀疏計算引擎解決了這些局限性。

此外，DNA 100 還配備完整的 AI 軟件平臺，兼容最新版本的 Tensilica 神經網絡編譯器，能在所有神經網絡層運行，對于視覺、語音、雷達、激光雷達和通信應用設備端推理都適用。

02、魏少軍：智能芯片的八大特征

中國半導體行業(yè)協(xié)會 IC 設計分會理事長、清華大學微電子所所長魏少軍演講的主題是智能計算架構創(chuàng)新。

中國半導體行業(yè)協(xié)會 IC 設計分會理事長、清華大學微電子所所長魏少軍

魏少軍教授談到，算法是實現(xiàn)智能的核心，而計算是實現(xiàn)的智能的唯一途徑，軟件是實現(xiàn)智能的關鍵，而芯片是不可或缺的執(zhí)行者。

盡管現(xiàn)有芯片可以為智能應用提供必要的算力，但他們并非為智能而生，在計算效率、能耗和靈活度上存在明顯的缺陷。而架構創(chuàng)新或許是實現(xiàn)芯片智能化的唯一途徑。

智能芯片被期望具備以下八點特征：

（1）可編程性：能適應快速演進的算法和不同類型的應用。

（2）動態(tài)可重構的架構：適應不同算法并達到

（3）好的架構變化能力：小于10 clock cycle，低延時。

（4）很高的計算效率。

（5）很高的能量效率：最好達到 100 TOPS/W，且對于一些應用能耗低于 1mW。

（6）低成本：被用于電子應用和消費電子。

（7）體積小：可以嵌入移動設備。

（8）簡單發(fā)展方法：無需芯片設計知識。

魏少軍表示，現(xiàn)在 CPU+SW、CPU+GPU、CPU+FPGA、CPU+ASIC 等嘗試都不是理想的架構。

對于終極AI芯片來說，人們希望它既具備高能量效率、同時也具備很好的可編程性，比如圖中紅色圈的位置，也就是“軟件定義芯片”。

“軟件定義芯片”顧名思義就是讓芯片根據(jù)軟件進行適應與調整，簡單來說，就是將分塊軟件/程序不斷送到數(shù)據(jù)通道，使芯片能實時地根據(jù)軟件或產品的需求改變功能，實現(xiàn)更加靈活的芯片設計。

去年，美國國防部先進計劃署（DARPA）推動的電子產業(yè)振興計劃（ERI）針對后摩爾定律（post-Moore’s-law）時代的新材料、架構與設計流程，其中一個課題就是軟件定義硬件（software define hardware）。

這種處理器在運行過程能實時進行重構，實現(xiàn)最優(yōu)的硬件重新組合，但很多大學研究仍未擺脫傳統(tǒng)處理器設計的束縛，這個過程仍在改良型發(fā)展。

關于“軟件定義芯片”，清華大學微電子所早在10年前就已經開展這方面的研究。魏少軍表示，DAPRA的研究性能表現(xiàn)僅是清華大學研究成果的十分之一。清華大學微電子所打造的數(shù)款 Thinker 芯片曾在國際上獲得眾多獎項。

粗顆粒度可重構陣列（CGRA）架構與這一思路不謀而合。有種說法認為，這種架構屬于非馮·諾依曼架構。但魏少軍并不完全認同這一觀點。

如圖，馮·諾伊曼不只是傳統(tǒng)的計算機架構，也是基礎的現(xiàn)代數(shù)字集成電路，幾乎所有數(shù)字電路基本上都能歸因于馮·諾伊曼架構的變體。

當下探索的軟件定義芯片架構，其實做來做去并沒有逃開馮·諾依曼架構，因此這種架構在計算完備性上是有理論基礎的。

魏老師還展示了AI芯片發(fā)展路線圖，通過算法設計與硬件設計融合，AI芯片間變得更小延遲、更高能效、更加通用。

這種設計，迄今為止，還沒有成型的設計工具，魏少軍表示，這或許是下一步芯片設計工具重要的發(fā)展方向。

此外，魏老師再次談到 AI Chip 2.0 的愿景和實現(xiàn)路徑，此前在 AI 芯片創(chuàng)新峰會上，魏老師曾詳細介紹他對這一階段的看法。（清華魏少軍：AI芯片2.0，終極智慧芯片 | GTIC2019）

對于芯片設計者而言，怎樣實現(xiàn)芯片的智慧化是心結所在。

魏少軍認為，今天的芯片還沒有實現(xiàn)真正的智慧化，我們還走在 AI 芯片的第二個階段，正在邁向第三個階段。

如何使芯片有差異化，魏少軍給出一種設想。

這一芯片架構除了包含在最右邊一塊的軟件定義芯片外，還有如何通過學習過程，讓算法和軟件自動演進，這需要通過現(xiàn)有 AI 方法進行正向循環(huán)，讓軟件越來越聰明。這種想法目前為止還沒有人做出來。

魏少軍表示，讓芯片變得智慧化是一個重要目標，但算法還是實現(xiàn)智慧化的核心，今天的芯片盡管能提供很多計算能力，但要實現(xiàn)真正意義上的智慧系統(tǒng)設計，需要探索創(chuàng)新的架構。

他相信，朝著這樣的目標，此前提到的 AI 芯片第三階段，在未來幾年將能夠實現(xiàn)。

03、朱瓏：智能密度是提升智能基礎設施的關鍵

依圖聯(lián)合創(chuàng)始人、CEO朱瓏認為，文明的變遷在于基礎設施的革命。

信息時代過去30年，在算法、算力、數(shù)據(jù)提升百萬倍。

智能時代過去5年，在算法上提升百萬倍、算力提升十萬倍、數(shù)據(jù)提升萬倍。

依圖科技 CEO 朱瓏

當下 AI 所及的階段仍是低階智能，機器能看懂、聽懂、理解的東西，人立刻就能秒懂、說清楚。

智能等級躍遷的關鍵，是智能基礎設施的提升，其中的關鍵則是智能密度。

宏觀上，從單體智能到群體智能，例如在智慧城市中，攝像頭之間是可以對話的，能形成更大的智能體。

微觀上，單位面積智能算力需要更大程度的提升，才能讓性價比較高的技術得到普及。

AI 芯片為什么難做？朱瓏認為，沒有典型場景應用、沒有超越 NVIDIA 的芯片、沒有世界級的算法是沒有意義的。

摩爾定律時代，晶體管密度難以滿足智能計算，對此，依圖從理念上思考差異化，提出“算法即芯片”的口號。

基于這一思考，依圖與熠知電子（ThinkForce）打造了求索芯片，其設計理念：高密度、世界級AI算法、64路視頻分析、服務器芯片。

求索芯片不是一個AI加速模塊，而是一個具有端到端能力的AI處理器。其難度在于平衡CPU計算、AI計算、內存和數(shù)據(jù)通信。

最后，朱瓏表示，依圖未來的目標是通過“城市大腦 + AI 芯片”，讓50萬路成為現(xiàn)實，打造城市視覺中樞。

結語：AI正滲透到芯片產業(yè)的各個環(huán)節(jié)

作為集成電路產業(yè)上游的領軍企業(yè)，Cadence在過去31年見證了全球半導體的技術創(chuàng)新和產業(yè)發(fā)展。

從 Cadence 的戰(zhàn)略規(guī)劃上，我們可以看到全球芯片設計軟件及應用 IP 的趨勢。

隨著 AI、IoT等新興市場的崛起，細分垂直領域對算力的需求趨于碎片化。從去年開始，從 CPU、DSP 等通用半導體設計 IP 轉向更多專用 IP 正成為大勢所趨，國內外一些創(chuàng)企也瞄準了這一市場，設計面向特定應用場景的神經網絡處理器 IP。

AI 對半導體產業(yè)的影響，不僅從需求方面推動芯片產業(yè)的發(fā)展，還能滲透到芯片設計的各個環(huán)節(jié)，將傳統(tǒng)的電子設計自動化推向一個新的階段 —— 電子設計智能化。

EDA 等設計工具的演進，將使得廣大 IC 設計工程師能聚焦在更有創(chuàng)造性的訓練模型和設計算法工作上，提升芯片設計效率，進而推動芯片產業(yè)的發(fā)展，為 AI 提供更優(yōu)的算力支持。