剛剛于舊金山結束的半導體技術大會SEMICONWest上，英特爾發布了Co-EMIB、ODI、MDIO三種封裝，互連及接口技術，用來解決不同規格芯片（Die）在水平和垂直維度上的互連及電氣問題。而這些互連和電氣問題正是限制芯片自由堆疊的關鍵因素。

為何要將芯片進行堆疊？

要構建一個標準的計算機，除了要有傳統意義的CPU之外，主板上還要安裝內存、芯片組、各類I/O芯片等等。一塊能夠實現標準計算機功能的電路板上除了上述的各類芯片之外還需要留出大量的空間來完成供電、濾波和互連布線工作。因此，想要實現完整的計算機功能，PCB板還是需要有一定體積的。而這一體積通常也會隨著計算機性能的提升和擴展性的增大而增大。

雖然這種情況對于傳統桌面PC、數據中心等應用場景來說無傷大雅，但對于很多新興的物聯網、邊緣計算場景來說，體積的限制確實非常致命的。而在現實生活中，我們更是經常會受到這些問題的困擾。

例如，我們總是抱怨的手機電池問題在很大程度上就是因為電路板太大，而留給電池的空間太小；智能手環、手表的電池問題也是同樣的原因。而那些奇形怪狀的智能設備之所以會被設計成這樣，多半也是在想盡辦法為電路板和電池的安裝騰出足夠的空間。

在過去，解決這一問題的思路除了提升半導體制程技術之外就是把更多功能塞進同一塊芯片里，形成所謂的SoC（SystemonaChip）。但在踐行這一思路的過程中，隨著芯片功能的增加和體積的增大，芯片設計、測試和制造的難度正在成幾何倍數增加。這在提高產品成本的同時也會嚴重拖慢新產品上市的速度。為了解決這一困擾行業良久的問題，芯片的3D堆疊概念被提了出來。

芯片，不僅要“堆”

還要“疊”

樂高積木不僅是很多小朋友的玩具，更是很多大孩子的休閑愛好。它最大的魅力就在于通過小方塊的橫縱交錯構建萬事萬物。就像上帝只用幾個基本粒子就構建出豐富多彩的宇宙一樣；在橫縱交錯的堆疊里，限制我們的只有想象力而已。

2018年12月，英特爾首次對外展示了邏輯芯片（也就是計算芯片）的3D堆疊封裝方案——Foveros。通過在水平布置的芯片之上垂直安置更多面積更小、功能更簡單的小芯片來讓方案整體具備更完整的功能。

例如我們可以在CPU之上堆疊各類小型的IO控制芯片，從而制造出兼備計算與IO功能的產品；或者，我們可以干脆將芯片組（南橋）與各種Type-C、藍牙、WiFi等控制芯片堆疊在一起，制造出超高整合度的控制芯片。

當然，除了功能性的提升之外，Foveros技術對于產業來說最迷人的地方在于他可以將過去漫長的重新設計、測試、流片過程統統省去，直接將不同廠牌、不同IP、不同工藝的各種成熟方案封裝在一起，從而大幅降低成本并提升產品上市速度。同時，這種整合程度的提升也能夠進一步縮小整體方案的體積，為萬事萬物的智能化、物聯網化打開全新的大門。

如果只是將不同的芯片在垂直方向上疊在一起，那么故事就應該到此完結了。但英特爾從來不是小富即安的人，英特爾想要做的是讓芯片在水平和垂直方向上都獲得延展。因此，才有了我們今天要講的主角——Co-EMIB、ODI、MDIO。

芯片堆疊，互連是關鍵

其實，與在PCB上布線類似，想要在同一塊基板上實現水平和垂直方向上的多芯片堆疊，除了芯片本身之外，最大的挑戰來自于解決芯片的供電以及他們之間的數據互聯問題。

在2018年的HotChip大會上，英特爾發布了自己的芯片EMIB芯片封裝技術，該技術允許在同一基板上將多顆芯片進行水平方向上的布置時能夠獲得比原先的MCP多芯片封裝技術更高的芯片互連效率。相對于其他公司的2.5D封裝，EMIB將原本需要額外加入的互連層進行了整合，讓水平排布在同一塊基板上的多個晶片能夠在同一個物理層中實現供電、互連。

而在本次的SEMICONWest大會上，英特爾則發布了EMIB的升級版——Co-EMIB技術，在EMIB水平互聯的基礎之上實現了Foveros3D堆疊芯片之間的水平互聯（當然，仍舊是在同一塊基板上的），從而讓不同芯片堆疊之間都能夠實現高效的數據交換。

而為了進一步提高水平與垂直堆疊的靈活性，英特爾還推出了一個額外的物理互連層技術——ODI。它存在于基板與芯片之間；在這一層上，借助英特爾ODI技術可以通過遠遠大于傳統封裝技術的密度來進行埋線和布置連接針腳。從而在保證芯片供電的情況下實現更高的互聯帶寬。ODI技術分為兩種，分別對應單芯片和多芯片的互連。

更進一步的，英特爾還發布了全新MDIO技術。簡單地說，MDIO是一種性能更好的芯片到芯片之間的接口（針腳）技術。相對于之前英特爾所使用的AIB（高級接口總線）技術，MDIO能夠在更小的連接面積內實現更高的數據帶寬。這樣，即便是使用ODI技術中更細的針腳也能夠滿足芯片之間數據帶寬的需求（因為針腳密度提升，所以針腳勢必會變得更細、更密集，每根針腳的電氣性能也會因此受到影響，所以MDIO技術的關注點便是如何在布置更密集針腳的同時保證互聯性能和電氣性能）。

通過在連接方式、連接層、連接引腳等影響芯片堆疊的細節上的全面技術革新，英特爾終于實現了在單一基板上以水平和垂直方式封裝更多芯片（Die）的愿景。

正如同樂高積木一樣，在打通互聯障礙之后，通過水平和垂直方向上的不同芯片堆疊，我們終于可以方寸之間實現更大的夢想。現在，限制我們的或許真的只有想象力了。

英特爾的新未來

英特爾圍繞自身在半導體技術和相關應用方面的能力構建了支撐自身“以數據為中心”戰略的六大技術支柱。提出了以制程和封裝、架構、內存和存儲、互連、安全、軟件這六大技術支柱來應對未來數據量的爆炸式增長、數據的多樣化以及處理方式的多樣性。而封裝技術毫無疑問也是這在這六大技術支柱中的重要一環。

在10nm工藝全面蓄勢待發的當下，英特爾如果能夠在封裝技術方面突破水平與垂直方向的限制，那么等待英特爾和我們的將是一個全新的世界。

解決一個小問題并不難，但解決由無數小問題組合而成的大問題卻非常復雜。這個道理在半導體行業同樣適用。設計單一功能的芯片相對簡單，但要在滿足性能、功耗等需求的情況下將各種功能集合在一起，那么這將是一項極其浩大的工程。

通過將現有的各種成熟方案進行簡單的堆疊，我們便能夠制造出功能更完整的單封裝芯片，用一套供電和IO設計完成整個系統，從而把方案設計的更小、更簡單、更高效。而達成這一切所需的時間和成本也會更低。這便是英特爾3D封裝技術的意義所在。這對于所有產業以及整個社會來說都是一個巨大的機會。

而之于英特爾，堆疊這種全新的半導體設計生產方式也有望將行業內部的競爭推向全新的維度，一個再次以英特爾技術為主力方向的維度。

當芯片成為樂高積木，一個以計算為基礎、以數據為中心的多元化計算未來便不再遙遠。

后記

在數據中心之外，計算設備的體積、功耗和功能是萬物互聯和智能時代的主要挑戰之一；而在數據中心之內，不同類型數據的大量出現卻也讓計算架構再次面臨分裂的困境（代表現象就是Training和Inference領域中的異構計算的崛起）；而這種分裂會對數據中心的管理和運維帶來巨大挑戰。而半導體晶片堆疊技術的出現則讓英特爾看到了從戰略上看到機會。

通過將不同功能、不同IP的晶片封裝在一起，數據中心在未來有望大幅度簡化架構，將計算類型的分裂嚴格限制在芯片內部，從而在更大的層面上實現統一。這就完美解決了計算架構分裂所帶來的管理及運維挑戰。

當然，從另一方面來說，將計算與各類功能型晶片在物理上拉近距離也有助于實現更高的整體性能，從而緩解數據量暴漲所帶來的處理壓力，讓現有計算機架構和數據中心結構能夠在更長一段時間內滿足實際需求。

雖然英特爾在SEMICONWest上發布的技術目前還沒有全面推廣應用，但英特爾已經在AgilexFPGA上使用了EMIB技術，從而實現了更高的集成度和更好的整體性能（112Gb/s的數據吞吐量，目前行業無出其右）。而這也從側面證明了這一技術在目前技術條件下的應用前景。

因此，還是套用那句老話：半導體晶片的3D堆疊是一盤很大的棋，更是一場需要持續投入的馬拉松。