完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > rtl
RTL在電子科學(xué)中指的是寄存器轉(zhuǎn)換級電路(Register Transfer Level)的縮寫,也叫暫存器轉(zhuǎn)移層次。
文章:353個(gè) 瀏覽:61097次 帖子:96個(gè)
國產(chǎn)DSP芯片廠商蘇州洪芯完成千萬級Pre-A輪融資
蘇州洪芯擁有soc/dsp架構(gòu)設(shè)計(jì)、rtl實(shí)現(xiàn)和驗(yàn)證、版圖設(shè)計(jì)成套測試設(shè)計(jì)及軟件開發(fā)等完善的芯片設(shè)計(jì)團(tuán)隊(duì)。公司的核心成員曾參與世界上最早的4g基礎(chǔ)soc...
我們首先要根據(jù)實(shí)際需求,針對某方面的信號處理問題,做一個(gè)鏈路級或模塊級快速仿真驗(yàn)證設(shè)計(jì)。最常見的比如通過MATLAB/C/C++等軟件環(huán)境進(jìn)行設(shè)計(jì)和驗(yàn)證。
隨著芯片成本的上升,“前饋”和反饋?zhàn)兊弥陵P(guān)重要,但這一切都需要時(shí)間。
基于RTL的16位嵌入式微控制器(A8096)的設(shè)計(jì)
這里描述了一款自主研發(fā)的16位嵌入式微控制器(A8096)的設(shè)計(jì)與實(shí)現(xiàn),基于RTL級設(shè)計(jì)方法使用VerilogHDL進(jìn)行設(shè)計(jì)描述,在設(shè)計(jì)中,采用硬布...
從ESL到RTL,低功耗設(shè)計(jì)再下一城 對于低功耗半導(dǎo)體設(shè)計(jì)來說,沒有唯一的解決方案,它需要芯片設(shè)計(jì)工程師以及EDA供應(yīng)商的協(xié)作努力,并越來越多地把重
設(shè)計(jì)采用目標(biāo)器件的移植切換方案
作者:Sanjay Churiwala,賽靈思公司工具與方法學(xué)應(yīng)用專家 如果你已經(jīng)有了一個(gè)設(shè)計(jì)并且想將這個(gè)設(shè)計(jì)移植到另一款目標(biāo)器件上,這篇文章將幫助你確...
2020-12-20 標(biāo)簽:轉(zhuǎn)換器vhdlRTL 1331 0
Timer測試方案 Timer測試平臺實(shí)現(xiàn) 測試平臺debug注意事項(xiàng)
IC驗(yàn)證,一般也稱“功能驗(yàn)證”,我們今天要講的,不是這個(gè),是它的簡化版:模塊測試,是設(shè)計(jì)工程師完成代碼設(shè)計(jì)后,需要自己做的這部分驗(yàn)證工作。IC驗(yàn)證,我們...
2023-07-14 標(biāo)簽:寄存器IC設(shè)計(jì)VHDL語言 1267 0
如何幫助MediaTek等公司將芯片調(diào)試效率提高10倍?
驗(yàn)證開發(fā)者大約把三分之一的時(shí)間都用于提高驗(yàn)證覆蓋率以發(fā)現(xiàn)缺陷的任務(wù)上。
2023-12-09 標(biāo)簽:芯片設(shè)計(jì)SoC芯片RTL 1241 0
Synopsys推出用于早期RTL探測的DC Explorer
全球領(lǐng)先的半導(dǎo)體設(shè)計(jì)、驗(yàn)證和制造軟件及知識產(chǎn)權(quán)(IP)供應(yīng)商新思科技有限公司宣布:其Galaxy?設(shè)計(jì)實(shí)現(xiàn)平臺上又增加最新的工具DC Explorer,...
英諾達(dá)發(fā)布RTL級功耗分析工具助推IC高能效設(shè)計(jì)
英諾達(dá)發(fā)布了自主研發(fā)的EnFortius?凝鋒?RTL級功耗分析工具,可以在IC設(shè)計(jì)流程早期對電路設(shè)計(jì)進(jìn)行優(yōu)化。
2023-11-01 標(biāo)簽:LPCIC設(shè)計(jì)EDA工具 1204 0
那怎么做到只改金屬層呢?我們知道在修改bug時(shí),RTL成面一定會修改邏輯、或增加邏輯、或刪除邏輯。
異步電路特點(diǎn):電路中沒有統(tǒng)一的時(shí)鐘(可以有多個(gè)時(shí)鐘),有些觸發(fā)器的時(shí)鐘輸入端與時(shí)鐘脈沖源相連(與時(shí)鐘脈沖源同步),其余觸發(fā)器狀態(tài)變化不與時(shí)鐘脈沖源同步;...
SV Structure作為module的input/output
在SV中可以使用結(jié)構(gòu)體作為模塊的輸入或輸出,這使得它可以更加清晰地傳遞更多的信號,以簡化RTL代碼,類似于interface。
2022-11-08 標(biāo)簽:模塊RTL結(jié)構(gòu)體 1079 0
西門子發(fā)布Tessent RTL Pro加速下一代關(guān)鍵可測試性設(shè)計(jì)任務(wù)
西門子數(shù)字化工業(yè)軟件近日推出Tessent RTL Pro 創(chuàng)新軟件解決方案,旨在幫助集成電路(IC) 設(shè)計(jì)團(tuán)隊(duì)簡化和加速下一代設(shè)計(jì)的關(guān)鍵可測試性設(shè)計(jì)(...
上海立芯自主研發(fā)項(xiàng)目入圍“上海市高新技術(shù)成果轉(zhuǎn)化項(xiàng)目”
上海科學(xué)技術(shù)委員會發(fā)布2024年第一批上海市高新技術(shù)成果轉(zhuǎn)化項(xiàng)目名單,立芯“LePlace布局及物理優(yōu)化軟件”項(xiàng)目成功通過認(rèn)定。
2024-03-28 標(biāo)簽:RTL數(shù)字電路數(shù)字設(shè)計(jì) 984 0
奇捷科技Function ECO解決方案助力企業(yè)降本增效
2024年3月28日-29日,奇捷科技(Easy-Logic Technology),作為EDA行業(yè)邏輯功能變更領(lǐng)域的技術(shù)引領(lǐng)者,受邀參加2024國際集...
2024-04-03 標(biāo)簽:IC設(shè)計(jì)EDA技術(shù)RTL 820 0
Cadence Verisium Debug:統(tǒng)一調(diào)試平臺,加速SoC設(shè)計(jì)
Cadence的統(tǒng)一調(diào)試平臺Verisium Debug,為從IP到SoC級別的復(fù)雜設(shè)計(jì)提供了全面的調(diào)試解決方案。該平臺集成了多種調(diào)試功能,包括RTL調(diào)...
2025-02-17 標(biāo)簽:CadenceSoC設(shè)計(jì)數(shù)據(jù)庫 748 0
英諾達(dá)(成都)電子科技有限公司隆重推出芯片設(shè)計(jì)早期RTL級功耗優(yōu)化工具—EnFortius RTL Power Explorer(ERPE),該工具可以...
2025-03-20 標(biāo)簽:芯片設(shè)計(jì)edaRTL 559 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |