完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12490個(gè) 瀏覽:613217次 帖子:7850個(gè)
嵌入式業(yè)者不用考慮BAT,新型華為FPGA云服務(wù)器帶你飛
華為已經(jīng)在2017大會上正式發(fā)布了多個(gè)行業(yè)加速實(shí)例,而且其首發(fā)的FP1實(shí)例選擇賽靈思高性能Virtex? UltraScale+? FPGA 為其最新加...
RGB Spectrum 是尖端視頻/圖形處理器和決策支持系統(tǒng)的領(lǐng)先廠商,為計(jì)算機(jī)及視頻信號的顯示,記錄和傳輸提供創(chuàng)新解決方案。公司產(chǎn)品包括多顯示器,視...
Xilinx推出的Virtex UltraScale+ FPGA助力帶寬翻番,迎接100G網(wǎng)絡(luò)
對大多數(shù)數(shù)據(jù)中心和網(wǎng)絡(luò)服務(wù)供應(yīng)商來說,如果想要保持競爭力,就必須不斷地提高網(wǎng)絡(luò)速率來滿足人們?nèi)找嬖鲩L的網(wǎng)絡(luò)需求。據(jù)權(quán)威機(jī)構(gòu)統(tǒng)計(jì),到2018年,全球?qū)?..
Xilinx UltraScale+ 器件集成 MIPI D-PHY
無論您正在設(shè)計(jì)的處理系統(tǒng)是用于汽車、物聯(lián)網(wǎng),還是用于 VR/AR 應(yīng)用,符合 MIPI 標(biāo)準(zhǔn)的傳感器及顯示器均是實(shí)現(xiàn)可擴(kuò)展性、高抗噪性及高抖動容限的必要條件。
FPGA應(yīng)用技巧和訣竅:模擬DDS(調(diào)頻調(diào)相)
DDS是直接數(shù)字式頻率合成器(Direct Digital Synthesizer)的英文縮寫,是一項(xiàng)關(guān)鍵的數(shù)字化技術(shù)。與傳統(tǒng)的頻率合成器相比,DDS具...
FPGA基礎(chǔ)篇(一):阻塞與非阻塞賦值,不只是比原始信號差一個(gè)時(shí)鐘周期的問題!(深入剖析)
阻塞與非阻塞賦值 首先從名字上理解,阻塞賦值即賦值沒完成,后邊的語句將無法執(zhí)行,非阻塞剛好與其相反,即賦值完不完成并不阻礙后續(xù)程序的執(zhí)行,所以我們常說非...
2017-09-19 標(biāo)簽:fpga 1.4萬 0
FPGA應(yīng)用篇要訣和技巧(一):FPGA去抖的那些事
代碼如下: 程序分析: 去抖 去抖可分位硬件去抖和軟件去抖,顧名思義硬件去抖就是通過硬件來達(dá)到去抖的目的,一般是用施密特觸發(fā)器來實(shí)現(xiàn),需要消耗硬件資源,...
2017-09-19 標(biāo)簽:fpga 5517 0
合理利用這些列表需要了解如下內(nèi)容:1. Slice/LUT 的利用率直接影響對存儲器的要求。以下數(shù)字代表 75% LUT 利用率的器件。2. 時(shí)序約束的...
通過支持用最新的 Windows 10 操作系統(tǒng)來運(yùn)行 Spartan-6 FPGA ISE Design Suite,可以讓設(shè)計(jì)人員享有現(xiàn)代化設(shè)計(jì)環(huán)境...
AMBA AXI協(xié)議支持支持高性能、高頻率系統(tǒng)設(shè)計(jì)。 適合高帶寬低延時(shí)設(shè)計(jì) 無需復(fù)雜的橋就能實(shí)現(xiàn)高頻操作 能滿足大部分器件的接口要求 適合高初始...
MiniZed開發(fā)板——打開智能時(shí)代大門的金鑰匙
不知不覺中,物聯(lián)網(wǎng)、大數(shù)據(jù)、人工智能等技術(shù),已經(jīng)簇?fù)碇覀儊淼搅酥悄軙r(shí)代的門前。在智能時(shí)代,根據(jù)用戶的需要設(shè)計(jì)更為個(gè)性化的產(chǎn)品成為一個(gè)趨勢,但由此也給電...
2017-09-01 標(biāo)簽:fpgaminized開發(fā)板碎片化 1.1萬 0
時(shí)鐘設(shè)備設(shè)計(jì)使用I2C可編程小數(shù)鎖相環(huán)(PLL),可滿足高性能時(shí)序需求,這樣可以產(chǎn)生零PPM(百萬分之一)合成誤差的頻率。高性能時(shí)鐘IC具有多個(gè)時(shí)鐘輸出...
Hot Chips 2017——人工智能近期的發(fā)展及其對計(jì)算機(jī)系統(tǒng)設(shè)計(jì)的影響(附PPT資料下載)
Jeff Dean 介紹了人工智能近期的發(fā)展及其對計(jì)算機(jī)系統(tǒng)設(shè)計(jì)的影響,同時(shí)他也對 TPU、TensorFlow 進(jìn)行了詳細(xì)介紹。
基于ChannelCore Flex IP的信道化接收機(jī)系統(tǒng)介紹
近日Novator公司獲得了RFEL(射頻引擎有限公司)開發(fā)的ChannelCore Flex IP核的使用授權(quán),并將其應(yīng)用到NCR-2000信道接收機(jī)...
FPGA設(shè)計(jì)經(jīng)驗(yàn):邊沿檢測
在同步電路設(shè)計(jì)中,邊沿檢測是必不可少的!
2017-08-16 標(biāo)簽:FPGAFPGA設(shè)計(jì)邊沿檢測 2006 0
力戰(zhàn)英特爾、英偉達(dá)_看FPGA大佬如何玩轉(zhuǎn)技術(shù)升級和收益
傳統(tǒng)應(yīng)用幾近飽和,新應(yīng)用還有待拓展,競爭對手步步緊逼,盈利能力面臨挑戰(zhàn),這些難題要如何解決?看老牌FPGA玩家Xilinx是如何應(yīng)對的。
眾所周知FPGA的硬件資源被劃分為若干個(gè)不同的bank,Xilinx一些高端的FPGA器件由22個(gè)甚至更多個(gè)bank組成,這樣設(shè)計(jì)主要是為了提高靈活性。...
基于FPGA設(shè)計(jì)的醫(yī)學(xué)監(jiān)測用視力測試儀設(shè)計(jì)
實(shí)現(xiàn)用FPGA隨機(jī)生成不同方向的E, 通過VGA接口在顯示器上顯示,判斷測試者按的按鍵方向是否正確,通過幾輪測試計(jì)算并顯示最終視力測試結(jié)果的功能
2017-08-11 標(biāo)簽:fpgaFPGA設(shè)計(jì)視力測試儀 3073 2
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |