完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:12493個 瀏覽:613223次 帖子:7850個
基于機(jī)器視覺的光學(xué)快速自動聚焦系統(tǒng)
系統(tǒng)在顯微鏡主光路中加入一路離焦量檢測的激光光束,通過設(shè)計的特殊光學(xué)回路將激光光束反射到CCD檢測屏上,并結(jié)合TI公司生產(chǎn)的DSPTMS320DM642...
在圖像采集、轉(zhuǎn)換和傳輸?shù)倪^程中,由于成像系統(tǒng)、傳輸介質(zhì)和工作環(huán)境等固有的缺陷,不可避免地產(chǎn)生各種類型的噪聲,導(dǎo)致獲取的圖像往往與實際圖像有差異。
當(dāng)采用現(xiàn)場可編程門陣列 (FPGA) 進(jìn)行設(shè)計時,電源排序是需要考慮的一個重要的方面。通常情況下,F(xiàn)PGA 供應(yīng)商都規(guī)定了電源排序要求,因為一個FPGA...
基于現(xiàn)場可編程門陣列技術(shù)和EDA技術(shù)實現(xiàn)IP核的設(shè)計方案
在EDA軟件的處理流程中,EDA軟件必須能夠正確解析設(shè)計,才能完成處理,因此設(shè)計本身對于EDA軟件是公開的。這里假定EDA軟件是可信的。具有IP核保護(hù)機(jī)...
FPGA可以反復(fù)的重新配置,這就意味著設(shè)計者可以不斷的反復(fù)的下載設(shè)計的邏輯做驗證。如果出現(xiàn)錯誤或者需要升級,只需要修改設(shè)計,重新下載設(shè)計邏輯電路即可。F...
目前,大多數(shù)FPGA芯片是基于 SRAM 的結(jié)構(gòu)的, 而 SRAM 單元中的數(shù)據(jù)掉電就會丟失,因此系統(tǒng)上電后,必須要由配置電路將正確的配置數(shù)據(jù)加載到 S...
基于FPGA器件實現(xiàn)多頻鍵控調(diào)制電路的設(shè)計和仿真驗證研究
數(shù)字信號傳輸系統(tǒng)分為基帶傳輸系統(tǒng)和頻帶傳輸系統(tǒng).頻帶傳輸系統(tǒng)也叫數(shù)字調(diào)制系統(tǒng)。數(shù)字調(diào)制信號又稱為鍵控信號,數(shù)字調(diào)制過程中處理的是數(shù)字信號,而載波有振幅、...
利用ISE與Matlab創(chuàng)建并仿真FPGA設(shè)計中的ROM IP核
一般都是先創(chuàng)建MIF文件,將圖像中的像素信息用一個ROM儲存起來,然后調(diào)用ROM里面的地址進(jìn)行處理,相當(dāng)于制作了一個ROM查找表。
基于可編程邏輯器件實現(xiàn)數(shù)字化水費計量芯片的設(shè)計
FPGA是新型的可編程邏輯器件,能夠?qū)⒋罅康倪壿嫻δ芗捎趩蝹€器件中,它所提供的門數(shù)從幾百門到上百萬門,符合系統(tǒng)芯片(SOC—System On Chi...
基于嵌入式處理器的Virtex FPGA板級支持包設(shè)計
具有嵌入式處理器的平臺FPGA提供很大的靈活性、集成度和高性能。目前,在單個可編程邏輯器件中開發(fā)極其復(fù)雜且高度定制化的嵌入式系統(tǒng)已成為可能。隨著芯片性...
詳解FPGA開發(fā)流程中每一環(huán)節(jié)的物理含義和實現(xiàn)目標(biāo)
FPGA的開發(fā)流程是遵循著ASIC的開發(fā)流程發(fā)展的,發(fā)展到目前為止,F(xiàn)PGA的開發(fā)流程總體按照圖1進(jìn)行,有些步驟可能由于其在當(dāng)前項目中的條件的寬度的允許...
2016-10-17 標(biāo)簽:FPGA 1010 0
基于傳統(tǒng)嵌入式技術(shù)和FPGA技術(shù)實現(xiàn)掌紋鑒別系統(tǒng)的方案設(shè)計
Nlos是Altera公司推出的一款采用流水線技術(shù)、單指令流的32位RISC軟核處理器,并針對Altera公司的可編程邏輯器件和片上可編程系統(tǒng)的思想做了...
之前在玩FPGA時,對于一個系統(tǒng)工程,當(dāng)邏輯電路設(shè)計完成之后,一般會先拿給Vivado/Quartus先去跑一般綜合,然后去獲取所有的跨時鐘路徑,在AS...
一種基于FPGA內(nèi)部存儲器的適合音頻解嵌的高效異步FIFO設(shè)計
異步FIFO存儲器是一種在數(shù)據(jù)交互系統(tǒng)中得到廣泛應(yīng)用的先進(jìn)先出邏輯器件,具有容納異步信號的頻率(或相位差異)的特點。使用異步FIFO可以在兩個不同時鐘系...
國產(chǎn)ARM + FPGA的SDIO通信開發(fā)介紹!
SDIO(Secure Digital lnput and Output),即安全數(shù)字輸入輸出接口。SDIO總線協(xié)議是由SD協(xié)議演化而來,它主要是對SD...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |