完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:12610個 瀏覽:619276次 帖子:7911個
許多實際高速采樣系統(tǒng),如電氣測試與測量設(shè)備、生命系統(tǒng)健康監(jiān)護等,不能接受較高的ADC轉(zhuǎn)換誤差率。這些系統(tǒng)要在很寬的噪聲頻譜上尋找極其罕見或極小的信號。誤...
數(shù)字電路經(jīng)過半個世紀,從分立元件到小規(guī)模集成電路、中等規(guī)模集成電路、大規(guī)模、超大規(guī)模,集成度越來越高,運算能力越來越強,功耗越來越低,人類已經(jīng)將數(shù)字集成...
2018-07-13 標簽:fpga 2637 0
正點原子開拓者FPGA Qsys視頻:MCU TFT-LCD顯示實驗(2)
TFT-LCD面板可視為兩片玻璃基板中間夾著一層液晶,上層的玻璃基板是彩色濾光片、而下層的玻璃則有晶體管鑲嵌于上。當電流通過晶體管產(chǎn)生電場變化,造成液晶...
基于XILINX的V5系列FPGA實現(xiàn)數(shù)據(jù)通信平臺的設(shè)計
傳統(tǒng)的數(shù)據(jù)鏈存在著誤碼率高、衰落大、干擾嚴重等問題,即使采用高效的信息壓縮編碼技術(shù)仍難以滿足高光譜、激光雷達、合成孔徑雷達等一系列高分載荷數(shù)據(jù)傳輸?shù)膸?..
Nios Ⅱ處理器具有完善的軟件開發(fā)套件,包括編譯器、集成開發(fā)環(huán)境(IDE)、JTAG調(diào)試器、實時操作系統(tǒng)(RTOS)和TCP/IP協(xié)議棧。設(shè)計者能夠用...
基于蜂鳥E203 RISC-V處理器內(nèi)核的SoC設(shè)計
SM4算法是一種分組密碼算法。其分組長度為128bit,密鑰長度也為128bit。加密算法與密鑰擴展算法均采用32輪非線性迭代結(jié)構(gòu),以字(32位)為單位...
觀看這一視頻演示,了解Stratix? II GX FPGA是怎樣幫助您任意改變背板卡的位置,同時全面保持信號完整性不變的。利用Stratix II G...
正點原子開拓者FPGA視頻:開拓者PFGA開發(fā)板資源介紹
FPGA開發(fā)板在基于MCU、定制ASIC和體積龐大的電線束來實現(xiàn)引擎及控制電子的系統(tǒng)方案已發(fā)展至接近其技術(shù)和應(yīng)用極限,汽車工業(yè)正面臨新的設(shè)計挑戰(zhàn)。
流水線的平面設(shè)計應(yīng)當保證零件的運輸路線最短,生產(chǎn)工人操作方便,輔助服務(wù)部門工作便利,最有效地利用生產(chǎn)面積,并考慮流水線安裝之間的相互銜接。為滿足這些要求...
數(shù)字設(shè)計FPGA應(yīng)用:FPGA串口(A、B)電路設(shè)計
中國大學(xué)MOOC 本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線,全面講解FPGA的原理及電路設(shè)計、Verilog HDL語言及VIVAD...
由于以無線方式連接的設(shè)備越來越多,因此急切需要能夠滿足更高數(shù)據(jù)與容量需求的無線技術(shù)。 來勢洶洶的物聯(lián)網(wǎng)(IoT)設(shè)備已對既有的無線網(wǎng)絡(luò)造成極大負擔,而隨...
SDRAM從發(fā)展到現(xiàn)在已經(jīng)經(jīng)歷了五代,分別是:第一代SDR SDRAM,第二代DDR SDRAM,第三代DDR2 SDRAM,第四代DDR3 SDRAM...
FPGA中的fast corner和slow corner介紹
在FPGA的時序分析頁面,我們經(jīng)常會看到`Max at Slow Process Corner`和`Min at Fast Process Corner...
FPGA之軟核演練篇:緊耦合指令或數(shù)據(jù)存儲端口
緊耦合就是模塊或者系統(tǒng)之間關(guān)系太緊密,存在相互調(diào)用。緊耦合系統(tǒng)的缺點在于更新一個模塊的結(jié)果導(dǎo)致其它模塊的結(jié)果變化,難以重用特定的關(guān)聯(lián)模塊。
鋯石FPGA A4_Nano開發(fā)板視頻:時序電路的分析與設(shè)計
時序電路,是由最基本的邏輯門電路加上反饋邏輯回路(輸出到輸入)或器件組合而成的電路,與組合電路最本質(zhì)的區(qū)別在于時序電路具有記憶功能。
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |