下面總結(jié)一下各電平標準。和新手以及有需要的人共享一下^_^.

　　現(xiàn)在常用的電平標準有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，還有一些速度比較高的 LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面簡單介紹一下各自的供電電源、電平標準以及使用注意事項。

　　TTL：Transistor-Transistor Logic 三極管結(jié)構(gòu)。

　　Vcc：5V；VOH》=2.4V；VOL《=0.5V；VIH》=2V；VIL《=0.8V。

　　因為2.4V與5V之間還有很大空閑，對改善噪聲容限并沒什么好處，又會白白增大系統(tǒng)功耗，還會影響速度。所以后來就把一部分“砍”掉了。也就是后面的LVTTL。

　　LVTTL又分3.3V、2.5V以及更低電壓的LVTTL（Low Voltage TTL）。

　　3.3V LVTTL：

　　Vcc：3.3V；VOH》=2.4V；VOL《=0.4V；VIH》=2V；VIL《=0.8V。

　　2.5V LVTTL：

　　Vcc：2.5V；VOH》=2.0V；VOL《=0.2V；VIH》=1.7V；VIL《=0.7V。

　　更低的LVTTL不常用就先不講了。多用在處理器等高速芯片，使用時查看芯片手冊就OK了。

　　TTL使用注意：TTL電平一般過沖都會比較嚴重，可能在始端串22歐或33歐電阻； TTL電平輸入腳懸空時是內(nèi)部認為是高電平。要下拉的話應(yīng)用1k以下電阻下拉。TTL輸出不能驅(qū)動CMOS輸入。

　　CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。

　　Vcc：5V；VOH》=4.45V；VOL《=0.5V；VIH》=3.5V；VIL《=1.5V。

　　相對TTL有了更大的噪聲容限，輸入阻抗遠大于TTL輸入阻抗。對應(yīng)3.3V LVTTL，出現(xiàn)了LVCMOS，可以與3.3V的LVTTL直接相互驅(qū)動。

　　3.3V LVCMOS：

　　Vcc：3.3V；VOH》=3.2V；VOL《=0.1V；VIH》=2.0V；VIL《=0.7V。

　　2.5V LVCMOS：

　　Vcc：2.5V；VOH》=2V；VOL《=0.1V；VIH》=1.7V；VIL《=0.7V。

　　CMOS使用注意：CMOS結(jié)構(gòu)內(nèi)部寄生有可控硅結(jié)構(gòu)，當輸入或輸入管腳高于VCC一定值（比如一些芯片是0.7V）時，電流足夠大的話，可能引起閂鎖效應(yīng)，導(dǎo)致芯片的燒毀。

　　ECL：Emitter Coupled Logic 發(fā)射極耦合邏輯電路（差分結(jié)構(gòu)）

　　Vcc=0V；Vee：-5.2V；VOH=-0.88V；VOL=-1.72V；VIH=-1.24V；VIL=-1.36V。

　　速度快，驅(qū)動能力強，噪聲小，很容易達到幾百M的應(yīng)用。但是功耗大，需要負電源。為簡化電源，出現(xiàn)了PECL（ECL結(jié)構(gòu)，改用正電壓供電）和LVPECL。

　　PECL：Pseudo/PosiTIve ECL

　　Vcc=5V；VOH=4.12V；VOL=3.28V；VIH=3.78V；VIL=3.64V

　　LVPELC：Low Voltage PECL

　　Vcc=3.3V；VOH=2.42V；VOL=1.58V；VIH=2.06V；VIL=1.94V

　　ECL、PECL、LVPECL使用注意：不同電平不能直接驅(qū)動。中間可用交流耦合、電阻網(wǎng)絡(luò)或?qū)Ｓ眯酒M行轉(zhuǎn)換。以上三種均為射隨輸出結(jié)構(gòu)，必須有電阻拉到一個直流偏置電壓。（如多用于時鐘的LVPECL：直流匹配時用130歐上拉，同時用82歐下拉；交流匹配時用82歐上拉，同時用130歐下拉。但兩種方式工作后直流電平都在1.95V左右。）