0 引言

隨著半導體技術的高速發展，大規模集成電路變得更加復雜，開發周期變得更長。FPGA由于具備可編程性，其廣泛應用可以降低電路的開發成本。然而，單粒子翻轉（SEU）會使FPGA內部的大量的存儲器變得不可靠，尤其是Static RAM（SRAM）型FPGA的配置存儲器受到重離子轟擊時，會導致器件邏輯布線出錯，進而引起模塊故障，甚至導致整個系統的功能中斷。對于SRAM型FPGA，配置存儲器的單粒子翻轉占整個器件翻轉總數的90%以上的比例［1］，因此對配置存儲器的單粒子翻轉防護十分重要。

目前也有一些方法可以對抗SEU。三模冗余（Triple Modular Redundancy，TMR）是一種常用的有效加固設計，可以有效提高可靠性。TMR的每一個冗余支路可以屏蔽一個錯誤，但無法處理多比特翻轉，尤其是3倍資源的消耗也會影響整個器件的運行功耗。為了減少資源的消耗，文獻［2］提出了一種基于雙模冗余（Double Modular Redundancy，DMR）的檢錯電路，它以較小的資源代價來處理多比特翻轉；文獻［3］提出了一種星載信號處理平臺結構，利用高可靠性的反熔絲Actel FPGA對Xilinx V4系列 FPGA進行監控和刷新；文獻［4］介紹了FPGA的刷新設計要處理Half-latch，來避免回讀無法發現的錯誤；文獻［5］介紹了一種高效的加固測試的方法；文獻［6］提出了基于ZYNQ加固的技術。

隨著技術的發展，功能模塊的集成度逐漸提高，Xilinx公司Kintex-7系列FPGA是當下較為普遍的處理器，而對其的單粒子防護變得更為迫切。為了提高可靠性，有效對抗空間輻射引起的故障，本文提出了一種基于高可靠性反熔絲Actel FPGA對Xilinx Kintex-7 FPGA進行回讀、校驗和刷新的處理平臺。

1 空間輻射

空間中的電子器件，會受到空間中大量高能輻射粒子（質子、電子、α粒子、重離子、γ射線等）的作用，高能粒子對半導體器件PN結的碰撞，在重粒子的運動軌跡周圍形成電荷被PN節靈敏電極收集形成瞬態電流，當瞬態電流超過一定值就會觸發邏輯電路，將造成半導體存儲器或觸發器的翻轉、邏輯功能的瞬時異常或中斷，即單粒子效應。

根據單粒子效應的產生機理，可以對航天應用中的集成電路芯片進行加固，以減少單粒子效應對系統功能的影響。對于單粒子效應的加固，從加固方法上可將其分為工藝上加固和功能上加固兩大類。

工藝上的加固指的是采用抗輻射能力強的工藝和材料，制造出具有較高抗輻射能力的器件，例如宇航級的器件，它本身就進行了輻射加固設計。功能上的加固是指通過復位或者重寫操作對器件進行修復，將單粒子效應引起的錯誤邏輯進行糾正，從而達到抗輻射的目的。

2 研究現狀

美國的好奇號探測器、金星快車探測器均使用Xilinx公司的宇航級FPGA，目前該公司的抗輻射FPGA產品如Virtex-4QV（以下簡稱V4）被認為是用于空間應用的成熟處理器。但其高昂的價格和較長的采購周期提高了國內相關領域的研究成本。Xilinx制造的Kintex-7（以下簡稱K7） FPGA具有低功耗高性價比的優點，并且可用資源比抗輻射的V4有較大優勢，表1比較了V4（具體型號為XQ4VSX55）和K7（具體型號為XC7K32ST）兩款芯片的主要參數［7］。

XC7K325T的邏輯單元是XQ4VSX55的5.9倍，DSP資源是它的1.6倍，豐富的資源提供了復雜信號處理的解決能力，同時為系統的小型化設計提供了可靠的解決方案。

XC7K325T和XQ4VSX55均采用SRAM型結構，其主要硬件組成為：可配置存儲器（Configurable Memory）、可編程邏輯單元（Configurable Logic Block）、可編程輸入輸出口（Programmable IO）、塊存儲器（BlockRAM）、乘法器（Multiplier）、數字時鐘管理模塊（Digital Clock Manager）、配置狀態機（Configuration State Machine）、上電復位狀態機（Power On Reset State Machine）、布線資源（Routing Resource）。

由于采用SRAM型結構，通過相關實驗表明，FPGA故障多數是由可配置存儲器發生單粒子翻轉（SEU）引起的［8］。可配置存儲器控制著FPGA設計中的控制位（Control Bit）、查找表（Look Up Table）、開關矩陣（Multiplexiers）、可編程互連點（Programmable Interconnect Points）和布線緩存器（Routing Buffer）。根據可配置存儲器中各類功能位所占的比例，可以判斷可配置存儲器單粒子翻轉主要引起布線資源的錯誤。單粒子翻轉影響它所在功能模塊的功能，但并不一定引起整個器件信號處理功能的失效，并且此類故障可以通過刷新來修復。

3 加固平臺設計

3.1 總體設計

本單粒子加固平臺主要由高可靠性單元（High Reliability Unit，HRU）、XC7K325T和PROM組成。其中，信號處理部分由一片FPGA完成，高可靠單元完成對FPGA的配置、監控、回讀校驗和刷新功能。基于XC7K325T的抗SEU平臺設計框圖如圖1所示。

圖中K7 FPGA和反熔絲HRU直接交互，同時HRU直接與存儲芯片連接，程序采用幀校驗的方法來比對K7 FPGA中的配置位，存儲芯片17V16的大小為16 Mb，經過計算共需要6片17V16。

3.2 K7的上電配置

該平臺工作流程是，系統加電后，HRU首先配置K7，根據K7的配置時序圖（如圖2所示），首先置低PROGRAM_B引腳，初始化K7的配置寄存器，當INIT_B引腳變高后，這時再將PROM中的程序下載到K7中，當配置完成后，K7的DONE引腳會變高，意味著配置成功，此時K7開始工作；這時HRU首先檢測配置是否成功，如果未成功，則重新配置；如果配置K7成功后，它的看門狗電路開始工作，這時HRU進入監測狀態，實時地檢測K7的工作狀態。

其中K7的各個配置引腳的定義如表2所示。

3.3 K7的回讀校驗與刷新

當K7配置完成后，等待回讀校驗命令對器件進行回讀測試。K7的回讀校驗采用按幀編碼校驗的方式。在回讀過程中，對出錯的幀進行記錄和數傳。當K7的回讀校驗都完成以后，進行錯誤判決。如果檢測出錯誤，則對相應的器件進行動態重構處理，使其恢復到原始設計狀態。完整的K7抗SEU加固軟件執行流程如圖3所示。

其中檢測K7的狀態是通過回讀操作完成的，回讀是通過SelectMAP接口將K7內部配置存儲器中的數據讀出的過程。回讀過程可以讀出K7存儲器的當前狀態以及布線資源的配置情況等，然后通過檢測回讀數據來判斷當前配置數據的正確性。回讀校驗是K7單粒子效應故障檢測的重要方法。回讀過程分為寫操作命令、讀取數據和恢復現場三部分。FPGA每一幀回讀數據的內容都決定著與其相對應的功能模塊的邏輯功能。通過對配置存儲器的回讀和校驗，HRU可以決定是否需要對該功能模塊進行局部重配置。

4 應用驗證

本設計采用的動態回讀是在不中斷正在運行的電路邏輯功能的情況下對配置存儲器的回讀。當回讀發現K7的配置數據異常時，則進行刷新操作。刷新操作是在對目標器件K7的錯誤配置數據進行重構修復，通過以上流程HRU可以完成對XC7K325T的SEU加固。

為通過模擬XC7K325T空間環境應用時發生SEU，對加固軟件的回讀校驗和刷新功能進行測試。測試系統組成如圖4所示。

測試系統主要由故障生成計算機、XC7K325T和HRU組成。為了調試方便，用Flash存儲K7的配置文件，計算機通過JTAG口將錯誤的配置信息燒錄到FPGA中，HRU通過與Flash存儲的配置文件比對，檢測出SEU后實施刷新操作。通過工作指示可以監測當注入錯誤的配置信息后K7的工作狀態，隨后當回讀校驗刷新時，FPGA的原有的配置程序功能恢復。

測試主要分為以下幾個步驟：

（1）以存儲在Flash中的配置文件為基礎，修改其中的一位或幾位，并生成校驗正確的配置文件；

（2）將兩種配置文件的工作指示加以區別以便監測刷新操作；

（3）模擬SEU注入修改過的配置文件，并觀察工作指示；

（4）等待程序中設定的校驗時間后，通過工作指示判斷HRU是否檢測到了翻轉并實施刷新操作；

（5）改變翻轉的數目和故障注入的位置，重復試驗。

測試表明，HRU加固軟件能夠正常完成對單片XC7K325T的上電配置，檢測XC7K325T配置存儲區的SEU和修復功能。

5 后續工作

FPGA單粒子效應故障加固設計，針對程序代碼本身還需要增加以下幾項工作，來增加整體平臺對抗SEU的能力：

（1）對于FPGA中的關鍵邏輯模塊，要采取三模冗余［9］設計TMR（Triple Modular Redundancy）；

（2）如果FPGA對信號的運算速度要求寬裕，可以利用檢錯算法來判斷FPGA的邏輯運行是否正確［10］；

（3）可以在程序中增加邏輯探針，用區域約束布線的方法固定在FPGA重要模塊的附近，實時對該區域的單粒子效應進行檢測。

6 結束語

本文通過分析空間輻射的特點，結合SRAM型FPGA的硬件結構，闡述了單粒子翻轉引起SRAM型FPGA的故障機理，結合工程實踐提出了一種利用高可靠單元對XC7K325T進行配置、監控、回讀校驗和刷新功能的抗單粒子翻轉的加固平臺設計。模擬了故障注入對加固設計進行了測試，測試表明該加固平臺設計可以完成對FPGA監控和修復，為Kintex-7 系列大容量的FPGA在空間環境中應用提供了設計參考。試驗表明該平臺可以有效修復單粒子效應引起的位翻轉和功能故障。

參考文獻

［1］ 王躍科，邢克飛，楊俊，等。空間電子儀器單粒子效應防護技術［M］。北京：國防工業出版社，2010.

［2］ AMAGASAKI M，NAKAMURA Y，TERAOKA T，et al.An area compact soft error resident circuit for FPGA［C］.IC Design and Technology 2016 International Conference（ICICDT），2016.

［3］ 邢克飛，楊俊，王躍科，等.Xilinx SRAM型FPGA抗輻射設計技術研究［J］。宇航學報，2007，28（1）：123-129.

［4］ 邢克飛，楊俊，周永彬，等。星用SRAM型FPGA加固設計方法研究［J］。電子器件，2007，30（1）：202-205.

［5］ 王鵬，張道陽，蘆浩，等。基于分區測試的翻轉故障注入方法研究［J］。電子技術應用，2017，43（8）：88-91.

［6］ 張小林，丁磊，顧黎明。基于三層級低開銷的FPGA多比特翻轉緩解技術［J］。電子技術應用，2018，44（4）：61-64.

［7］ Virtex-7 FPGA user guide［Z］.UG470（v1.4），Xilinx，2012.

［8］ 林金茂.SDR平臺抗SEU性能評價關鍵技術研究［D］。長沙：國防科學技術大學，2009.

［9］ 黃錦杰，孫鵬，沈鳴杰，等。基于TMR的FPGA單粒子加固試驗探究［J］。復旦學報（自然科學版），2011，50（4）：477-484.

［10］ 李夢良，樂立鵬，張建軍，等。星載65 nm抗輻射GNSS接收機ASIC的SEFI實驗方法［J］。電子技術應用，2017，43（1）：53-56.