完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
數(shù)據(jù): Octal Transceiver With Parity Generator/Checker And 3-State Outputs 數(shù)據(jù)表
SN74F657包含8個(gè)具有3態(tài)輸出的同相緩沖器和8位奇偶校驗(yàn)發(fā)生器/檢查器。它適用于面向總線的應(yīng)用程序。緩沖器在A端口具有24 mA的指定電流吸收能力,在B端口具有64 mA的電流吸收能力。
發(fā)送/接收(T /R \)輸入決定了通過雙向收發(fā)器的數(shù)據(jù)流的方向。當(dāng)T /R \為高電平時(shí),數(shù)據(jù)從A端口傳輸?shù)紹端口。當(dāng)T /R \為低電平時(shí),數(shù)據(jù)從A端口從B端口接收。
當(dāng)輸出使能時(shí)輸入高,A和B端口都被放置處于高阻態(tài)(禁用)。 ODD /EVEN \輸入允許用戶在奇數(shù)或偶數(shù)奇偶校驗(yàn)系統(tǒng)之間進(jìn)行選擇。當(dāng)從A端口發(fā)送到B端口(T /R \ high)時(shí),PARITY是發(fā)生器/檢查器的輸出。當(dāng)從B端口接收到A端口(T /R \ low)時(shí),PARITY是輸入。
發(fā)送時(shí)(T /R \高電平),奇偶校驗(yàn)選擇(ODD /EVEN \)輸入根據(jù)需要設(shè)為高電平或低電平。然后輪詢A端口以確定高位數(shù).PARITY輸出進(jìn)入由ODD /EVEN \確定的邏輯狀態(tài)和A端口上的高位數(shù)。當(dāng)ODD /EVEN \為低(對(duì)于偶校驗(yàn))且A端口上的高位數(shù)為奇數(shù)時(shí),PARITY將為高,發(fā)送偶校驗(yàn)。如果A端口上的高位數(shù)是偶數(shù),則PARITY將為低,保持偶校驗(yàn)。
當(dāng)處于接收模式(T /R \ low)時(shí),輪詢B端口以確定高位數(shù)。如果ODD /EVEN \為低(對(duì)于偶校驗(yàn))且B端口上的高電平數(shù)為:
SN74F657的工作溫度范圍為0°C至70°C。
Technology Family |
VCC (Min) (V) |
VCC (Max) (V) |
Bits (#) |
Voltage (Nom) (V) |
F @ Nom Voltage (Max) (Mhz) |
ICC @ Nom Voltage (Max) (mA) |
tpd @ Nom Voltage (Max) (ns) |
IOL (Max) (mA) |
IOH (Max) (mA) |
Operating Temperature Range (C) |
Pin/Package |
SN74F657 |
---|
F |
4.5 |
5.5 |
8 |
5 |
70 |
0.15 |
8 |
64 |
-15 |
0 to 70 |
24SOIC |
無樣片 |