本文對基于FPGA的機載視頻圖形顯示系統架構進行設計和優化。從實時性、BRAM資源占用和DDR3吞吐量三方面進行分析，改進幀速率提升算法來提高實時性；改進視頻旋轉算法來降低BRAM資源占用；改變不同模塊的順序來減少DDR3的吞吐量。結果表明，設計的系統架構滿足性能需求；通過對優化前后的系統進行比較，實時性能更好，BRAM資源占用降低，DDR3吞吐量降低，整體性能得到了提升。

隨著航空電子技術的不斷發展，現代機載視頻圖形顯示系統對于實時性等性能的要求日益提高。常見的系統架構主要分為三種：

（1）基于GSP+VRAM+ASIC的架構[1]，優點是圖形ASIC能夠有效提高圖形顯示質量和速度，缺點是國內復雜ASIC設計成本極高以及工藝還不成熟。

（2）基于DSP+FPGA的架構[2]，優點是，充分發揮DSP對算法分析處理和FPGA對數據流并行執行的獨特優勢，提高圖形處理的性能；缺點是，上層CPU端將OpenGL繪圖函數封裝后發給DSP，DSP拆分后再調用FPGA，系統的集成度不高，接口設計復雜。

（3）基于FPGA的SOPC架構[3]，優點是，集成度非常高；缺點是邏輯與CPU整合到一起，不利于開發。

經過對比，機載視頻圖形顯示系統的架構設計具有優化空間，值得進一步的深入研究，從而設計出實時性更高的方案。

本文設計一種基于FPGA的圖形生成與視頻處理系統，能夠實現2D圖形和字符的繪制，構成各種飛行參數畫面，同時疊加外景視頻圖像。在保證顯示質量的同時，對其進行優化，進一步提高實時性、減少內部BRAM的使用、降低DDR3的吞吐量。

1 總體架構設計

本系統總體設計方案如圖 1所示。以Xilinx的Kintex-7 FPGA為核心，構建出一個實時性高的機載視頻圖形顯示系統。上層CPU接收來自飛控、導航等系統的圖形和視頻控制命令，對數據進行格式化和預處理后，通過PCIe接口傳送給FPGA。本文主要是進行FPGA內部邏輯模塊的設計和優化。

圖 1機載顯示系統總體設計框圖

2 機載顯示系統架構設計

機載顯示系統設計主要包括2D繪圖、視頻處理和疊加輸出。2D繪圖功能包括直線、圓、字符等的快速生成。視頻處理功能包括輸入視頻選擇、視頻縮放、旋轉、翻轉等處理。疊加輸出功能，將視頻作為背景與圖形疊加，送到兩路DVI輸出，一路經過預畸變校正后輸出到平顯上，另一路直接輸出來進行地面記錄。

為了滿足上述功能，FPGA邏輯設計的整體流程圖如圖 2所示。

圖 2 FPGA邏輯設計的整體流程圖

2.1 實時性分析

視頻處理既要實現單純的外視頻處理，同時能夠實現疊加后視頻處理。以旋轉處理為例，若在單純外視頻旋轉處理后，與圖形疊加，再進行疊加后旋轉處理，延遲非常大。因此為了提高實時性，考慮將圖形整體和外視頻分別進行旋轉處理后，再相互疊加。整個流程中，幀速率提升模塊延遲最大。

2.1.1 幀速率提升算法
幀速率提升指在原有的圖像幀之間插值出新的圖像幀。常見的幀速率提升算法[4]主要包括幀復制法、幀平均法和運動補償法。綜合考慮顯示效果和實時性要求，最終選擇幀復制法。幀復制法易于實現、計算量低。其表達式為：

此處輸入PAL視頻幀速率為25幀/秒，輸出DVI視頻幀速率為60幀/秒，即在0.2s內將5幀圖像插值到12幀。如圖 3所示，DDR3中開辟5幀存儲空間用于存放25Hz的原始圖像，在0.2 內輸入5幀原始圖像，輸出12幀圖像。延遲為PAL的1.5~2.6幀，最大延遲為 。

圖 3幀速率提升示意圖

2.2 BRAM資源占用

本文設計的機載顯示系統利用一片DDR3作為外部存儲器，所有圖形和視頻數據都需要緩存到DDR3中。為了解決數據存儲沖突，需要將數據先緩存到內部BRAM中。XC7k410T共有795個36Kb的BRAM。整個流程中，BRAM資源占用最大的是圖形整體旋轉和視頻旋轉模塊。

2.2.1 視頻旋轉算法

反向旋轉映射優點是，旋轉后坐標反向旋轉，除了超出原始坐標范圍的，在旋轉前坐標中都能對應到浮點坐標，并可以用該坐標鄰域的像素點來唯一確定該坐標的像素值，不會出現“空洞”現象。

圖4視頻旋轉算法示意圖