女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

怎樣PCB布線數(shù)字地和模擬地以及電源地抗干擾

PCB線路板打樣 ? 來源:ct ? 2019-08-16 23:37 ? 次閱讀

我們在進行pcb布線時總會面臨一塊板上有兩種、三種地的情況,傻瓜式的做法當然是不管三七二十一,只要是地,就整塊敷銅了。這種對于低速板或者對干擾不敏感的板子來講還是沒問題的,否則可能導致板子就沒法正常工作了。當然若碰到一塊板子上有多種地時,即使板子沒什么要求,但從做事嚴謹認真的角度來講,咱們也還是有必要采用本文即將講到的方法去布線,以將整個系統(tǒng)最優(yōu)化,使其性能發(fā)揮到極致!當然關于這些地的一些基礎概念、為什么要將它們分開,本文就不講了,不懂的同學自己查哈!

一、對于板子上有數(shù)字地、模擬地、電源地這種情況:

怎樣PCB布線數(shù)字地和模擬地以及電源地抗干擾

從這個圖可以看出:模擬地和數(shù)字地是完全分開的,最后都單點接到了電源地,這樣可以防止地信號的相互串擾而影響某些敏感元件,眾所周知數(shù)字元件對干擾的容忍度要強于模擬元件,而數(shù)字地上的噪聲一般比較大所以將它們的地分開就可以降低這種影響了。還有單點接地的位置應該盡量靠近板子電源地的入口(起始位置),這樣利用電流總是按最短路徑流回的原理可將干擾降到最小。

二、對于板子上只有數(shù)字地、電源地這種情況:

怎樣PCB布線數(shù)字地和模擬地以及電源地抗干擾

從此圖可以看出:只在電源地和數(shù)字地之間用一個0歐電阻或磁珠之類的單點接地就行了,同樣單點接地的位置應該盡量靠近板子電源地的入口(起始位置)。

三、展示一些第二種情況的pcb系統(tǒng)

1、地線分區(qū)

2、0歐電阻單點接地

3、板子正面圖

總結(jié):本文圖解非常適合于單片機控制系統(tǒng)的pcb地線布局,其它系統(tǒng)也可參考!

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關注

    關注

    4353

    文章

    23417

    瀏覽量

    406761
  • 華強pcb線路板打樣

    關注

    5

    文章

    14629

    瀏覽量

    43741
收藏 人收藏

    評論

    相關推薦
    熱點推薦

    超強超全布線經(jīng)驗教程大全

    很好地掌握它,還需廣大電子工程設計人員去自 已體會, 才能得到其中的真諦。 1 電源、地線的處理 既使在整個PCB板中的布線完成得都很好,但由于電源、 地線的考慮不周到而引起的
    發(fā)表于 05-29 14:38

    模擬地和數(shù)字地混合PCB布局探討

    路徑過長,地環(huán)路過大。 圖2,模擬地和數(shù)字地分開,使用6層板單獨用一整層作為公共地,在ADC和DAC出將模擬地和數(shù)字地連接在公共地上然后公共地和電源
    發(fā)表于 04-29 22:35

    技術資料—PCB設計規(guī)范

    布線與布局 晶振外殼接地。 4 PCB 布線與布局 時鐘布線經(jīng)連接器輸出時,連接器上的插針要在時鐘線插針周圍布滿接 地插針。 5 PCB
    發(fā)表于 04-25 17:24

    如何布線才能降低MDDESD風險?PCB布局的抗干擾設計技巧

    降低ESD風險的PCB布線與布局技巧。一、ESD路徑最短優(yōu)先原則ESD是一種高頻、瞬態(tài)干擾,它往往會選擇阻抗最小的路徑泄放。因此,在布線時,必須確保ESD電流能快
    的頭像 發(fā)表于 04-25 09:43 ?170次閱讀
    如何<b class='flag-5'>布線</b>才能降低MDDESD風險?<b class='flag-5'>PCB</b>布局的<b class='flag-5'>抗干擾</b>設計技巧

    芯片抗干擾能力概述

    一、抗干擾能力定義 ? ? ? 芯片的抗干擾能力指其在電磁干擾電源波動、信號噪聲等復雜環(huán)境中保持穩(wěn)定運行的能力,確保數(shù)據(jù)準確傳輸與功能正常執(zhí)行?。該能力是衡量芯片可靠性的核心指標,尤
    的頭像 發(fā)表于 04-12 11:35 ?426次閱讀

    PCBPCB 電路板布線設計

    ,但要達到良好結(jié)果時,即使在一個簡單電路布線設計中存在小差異,都將導致無法達到最佳效果。本文中將探討模擬數(shù)字布線間基本異同,有關旁路電容、電源
    發(fā)表于 03-12 13:36

    PCB】四層電路板的PCB設計

    布線 抗干擾 1 布局 所謂布局就是把電路圖中所有元器件都合理地安排在面積有限的PCB上。從信號的角度講,主要有數(shù)字信號電路 板、模擬信號
    發(fā)表于 03-12 13:31

    PCB Layout 工程師總結(jié)!25張圖講透PCB接地設計技巧!

    PCB 接地 是 PCB Layout 工程師一直都會關注的問題,例如:如何在板上規(guī)劃有效地接地系統(tǒng),是將模擬數(shù)字電源地等所有地單獨
    發(fā)表于 03-06 15:13

    如何進行電路板的抗干擾設計

    ,因此,精心進行電路板的抗干擾設計至關重要。 首先,合理的布局是基礎。將模擬電路、數(shù)字電路以及功率電路等不同功能模塊分區(qū)布局,避免相互間的干擾
    的頭像 發(fā)表于 02-05 15:11 ?485次閱讀

    開關電源PCB板的EMI抑制與抗干擾設計

    開關電源PCB板的EMI抑制與抗干擾設計 引言 印制電路板(PCB)是電子產(chǎn)品的重要部件之一, 是電子元器件的支撐體,是電子元器件電氣連接的提供者。而所有開關
    的頭像 發(fā)表于 01-17 10:35 ?3478次閱讀
    開關<b class='flag-5'>電源</b><b class='flag-5'>PCB</b>板的EMI抑制與<b class='flag-5'>抗干擾</b>設計

    利用FPGA給dac PCB發(fā)送50MHz時鐘和十二路數(shù)字信號,輸出波形有50-80mV的噪聲,如何解決?

    利用FPGA給dac PCB發(fā)送50MHz時鐘和十二路數(shù)字信號,后者輸入最高頻為12.5Mhz。在雙層PCB布局布線上,鋪地,將地劃分為數(shù)字
    發(fā)表于 01-07 08:28

    TAS5711怎樣調(diào)整LRC解決抗干擾問題?

    問題,如:TAS5711PCB布局排版主意那些事項,PVCC電源干擾到PLL補償以及I2S輸入,怎樣調(diào)整LRC解決
    發(fā)表于 10-31 07:41

    模擬地和電源地能接在一起嗎

    模擬地和電源地是否能接在一起,取決于電子系統(tǒng)的具體要求和設計。在電子系統(tǒng)中,地(Ground)是一個共同的參考點,用于構建電位參考平面。電源地是所有電源網(wǎng)絡的參考點,用于確保
    的頭像 發(fā)表于 09-15 11:43 ?2909次閱讀

    pcb數(shù)字地和模擬地怎么隔離

    在設計印刷電路板(PCB)時,數(shù)字地和模擬地的隔離是一個非常重要的環(huán)節(jié),因為不當?shù)慕拥貢е滦盘?b class='flag-5'>干擾、噪聲增加,從而影響整個系統(tǒng)的性能。 1. 理解
    的頭像 發(fā)表于 09-06 10:43 ?4208次閱讀

    信號地和電源地接一起會怎樣

    信號地和電源地接在一起可能會產(chǎn)生一系列的影響,這些影響與電路的設計、工作頻率、噪聲水平以及系統(tǒng)要求等因素密切相關。以下是對可能產(chǎn)生影響的分析: 1. 噪聲和干擾 共阻抗干擾 :當
    的頭像 發(fā)表于 09-06 10:35 ?5235次閱讀