大家都知道軟件設(shè)計(jì)使用軟件編程語(yǔ)言,例如我們熟知的C、Java等等,而FPGA設(shè)計(jì)使用的是HDL語(yǔ)言,例如VHDL和Verilog HDL。說(shuō)的直白點(diǎn),F(xiàn)PGA的設(shè)計(jì)就是邏輯電路的實(shí)現(xiàn),就是把我們從數(shù)字電路中學(xué)到的邏輯電路功能,使用硬件描述語(yǔ)言(Verilog/VHDL)描述出來(lái),這需要設(shè)計(jì)人員能夠用硬件編程思維來(lái)編寫(xiě)代碼,以及擁有扎實(shí)的數(shù)字電路功底。
-
FPGA
+關(guān)注
關(guān)注
1643文章
21968瀏覽量
614304 -
Verilog
+關(guān)注
關(guān)注
29文章
1366瀏覽量
111871 -
代碼
+關(guān)注
關(guān)注
30文章
4888瀏覽量
70274
發(fā)布評(píng)論請(qǐng)先 登錄
深入理解FPGA Verilog HDL語(yǔ)法(二)
[下載]cpld\fpga\verilog hdl視頻教程
至芯科技之altera 系列FPGA教程 第八篇 verilog基礎(chǔ)語(yǔ)法
【鋯石科技】關(guān)于 Verilog HDL 語(yǔ)言的一些關(guān)鍵問(wèn)題解惑【免費(fèi)下載】
Verilog語(yǔ)法基礎(chǔ)講解之參數(shù)化設(shè)計(jì)
FPGA視頻教程之Verilog語(yǔ)法基礎(chǔ)的詳細(xì)資料說(shuō)明

FPGA之硬件語(yǔ)法篇:用Verilog代碼仿真與驗(yàn)證數(shù)字硬件電路

HELLO FPGA硬件語(yǔ)法篇的PDF電子書(shū)免費(fèi)下載

評(píng)論