隨著人工智能、機器學(xué)習(xí)等應(yīng)用場景快速發(fā)展演進，對芯片的算力、安全性等性能也提出了更高的訴求。

據(jù)市場調(diào)研公司SemicoResearch數(shù)據(jù)顯示，2018年FPGA市值約為10億美元，在未來4年內(nèi)，人工智能應(yīng)用中FPGA的市場規(guī)模將增長3倍，達到52億美元。

要知道，這個增長是非常驚人的，畢竟過去多年，F(xiàn)PGA市場的年均增長率也才8%-9%。

目前人工智能、機器學(xué)習(xí)等應(yīng)用場景的FPGA市場約為25%，預(yù)計兩年后將達到72%。如此龐大的市場空間，則需要性能更高、更加靈活的AI 算法解決方案。

近日，基于FPGA的硬件加速器件和高性能嵌入式FPGA（eFPGA）半導(dǎo)體知識產(chǎn)權(quán)（IP）領(lǐng)導(dǎo)性企業(yè)Achronix半導(dǎo)體公司推出了創(chuàng)新性的Speedster7tFPGA系列產(chǎn)品，以其具有ASIC一樣的性能，還可簡化設(shè)計的FPGA靈活性和增強功能，從而遠遠超越傳統(tǒng)的FPGA解決方案。

為何要研發(fā)Speedster7tFPGA？

據(jù)了解，Speedster7t FPGA系列產(chǎn)品是專為高帶寬應(yīng)用進行設(shè)計，具有一個革命性的全新二維片上網(wǎng)絡(luò)（2DNoC），以及一個高密度全新機器學(xué)習(xí)處理器（MLP）模塊陣列。

該產(chǎn)品的誕生也極具有創(chuàng)新性和針對性，Achronix CEO 羅伯特·布萊克先生在接受芯師爺?shù)牟稍L時表示，在研發(fā)該芯片時，主要考慮三方面問題:

其一，如何擁有高效的計算力；

其二，如何將數(shù)據(jù)更快速、高效地傳輸?shù)接嬎銌卧校?/p>

其三，如何實現(xiàn)高效，豐富存儲緩存能力。而這也是目前數(shù)據(jù)加速所需架構(gòu)的三大要素。

Achronix CEO 羅伯特·布萊克

在演講過程中，我們能完全感受到羅伯特·布萊克先生的興奮。

他認為，Speedster7t是Achronix歷史上最令人激動的發(fā)布，代表了建立在四個架構(gòu)代系的硬件和軟件開發(fā)基礎(chǔ)上的創(chuàng)新和積淀，以及與我們領(lǐng)先客戶之間的密切合作。

Speedster7t是靈活的FPGA技術(shù)與ASIC核心效率的融合，從而提供了一個全新的‘FPGA+’芯片品類，它們可以將高性能技術(shù)的極限大大提升。

“在開發(fā)Speedster7t系列FPGA的產(chǎn)品過程中，Achronix的工程團隊完全重新構(gòu)想了整個FPGA架構(gòu)，以平衡片上處理、互連和外部輸入輸出接口（I/ O），以實現(xiàn)數(shù)據(jù)密集型應(yīng)用吞吐量的最大化，這些應(yīng)用場景可見于那些基于邊緣和基于服務(wù)器的AI/ML應(yīng)用、網(wǎng)絡(luò)處理和存儲。”羅伯特·布萊克先生補充道。

采用7nm制程工藝，集結(jié)五大優(yōu)勢

Speedster7t FPGA系列產(chǎn)品經(jīng)歷3年研發(fā)，將采用臺積電7nmFinFET工藝，是專為接收來自多個高速來源的大量數(shù)據(jù)而設(shè)計。整體來看，該產(chǎn)品主要有五大優(yōu)勢：

1、較高的計算性能

AI、ML需要矢量矩陣乘法，而傳統(tǒng)的帶DSP模塊的FPGA性能有限，需要消耗額外邏輯和Memory資源，而新的MLP是高度可配置的、計算密集型的單元模塊，可支持4到24位的整點格式和高效的浮點模式，包括對TensorFlow的16位格式的支持，以及可使每個MLP的計算引擎加倍的增壓塊浮點格式的直接支持。它可提供業(yè)界最高的、基于FPGA的計算密度。

2、支持超高存儲帶寬

值得一提的是，Speedster7t器件是唯一支持GDDR6存儲器的FPGA，該類存儲器是具有最高帶寬的外部存儲器件。每個GDDR6存儲控制器都能夠支持512 Gbps的帶寬，Speedster7t器件中有多達8個GDDR6控制器，可以支持4 Tbps的GDDR6累加帶寬，并且以很小的成本就可提供與基于HBM的FPGA等效存儲帶寬。

3、高速接口

除了這種超高的存儲帶寬，Speedster7t器件還包括業(yè)界最高性能的接口端口，以支持極高帶寬的數(shù)據(jù)流。Speedster7t器件擁有多達72個業(yè)界最高性能的SerDes，可以達到1到112 Gbps的速度。還有帶有前向糾錯（FEC）的硬件400G以太網(wǎng)MAC，支持4x 100G和8x 50G的配置，以及每個控制器有8個或16個通道的硬件PCI Express Gen5控制器。

4、超高效率的數(shù)據(jù)移動

Speedster7t高速I/O和存儲器端口的產(chǎn)生的數(shù)萬兆比特數(shù)據(jù)很容易淹沒傳統(tǒng)FPGA面向比特位的可編程互連邏輯陣列的路由容量，而Speedster7t架構(gòu)包含一個可橫跨和垂直跨越FPGA邏輯陣列的創(chuàng)新性的、高帶寬的二維片上網(wǎng)絡(luò)（NOC），它們連接到所有FPGA的高速數(shù)據(jù)和存儲器接口。

它們就像疊加在FPGA互連這個城市街道系統(tǒng)上的空中高速公路網(wǎng)絡(luò)一樣，Speedster7t的NoC支持片上處理引擎之間所需的高帶寬通信。NoC中的每一行或每一列都可作為兩個256位實現(xiàn)，單向的、行業(yè)標準的AXI通道，工作頻率為2Ghz，同時可為每個方向提供512 Gbps的數(shù)據(jù)流量。

值得注意的是，NOC的外圍（如下圖的大黃框）是購買的IP，但是內(nèi)部的構(gòu)造是Achronix自己設(shè)計的。

通過在Speedster中實現(xiàn)專用二維NoC，極大地簡化了高速數(shù)據(jù)移動，并確保數(shù)據(jù)流可以輕松地定向到整個FPGA結(jié)構(gòu)中的任何自定義處理引擎。

最重要的是，NOC消除了傳統(tǒng)FPGA使用可編程路由和邏輯查找表資源在整個FPGA中移動數(shù)據(jù)流中出現(xiàn)的擁塞和性能瓶頸。這種高性能網(wǎng)絡(luò)不僅可以提高Speedster7t FPGA的總帶寬容量，還可以在降低功耗的同時提高有效LUT容量。

5、高安全性

Speedster7t FPGA系列產(chǎn)品在面臨第三方攻擊的威脅時，可用最先進的比特流安全保護功能應(yīng)對，它們具有的多層防御能力可保護比特流的保密性和完整性。

密鑰是基于防篡改物理不可克隆技術(shù)（PUF）進行加密，比特流由256位的AES-GCM加密算法進行加密和驗證。為了防止來自旁側(cè)信道的攻擊，比特流被分段，每個數(shù)據(jù)段使用單獨導(dǎo)出的密鑰，且解密硬件采用差分功率分析（DPA）計數(shù)器措施。

此外，2048位RSA公鑰認證協(xié)議被用來激活解密和認證硬件。用戶可以確信的是當(dāng)他們加載其安全比特流時，它是預(yù)期的配置，這是因為它已通過RSA公鑰、AES-GCM私鑰和CRC校驗進行了身份驗證。

產(chǎn)品多樣化，商業(yè)模式創(chuàng)新化

截至目前，針對不同的市場應(yīng)用需求，Achronix還推出了Speedster7t系列的“家族”化產(chǎn)品，如7t750、7t1500、7t3000、7t6000。

但該系列的產(chǎn)品還未正式上市，預(yù)計2019年第四季度會提供樣片及加速卡，2020年正式量產(chǎn)。其中，Speedcore eFPGA基于臺積電16FF +工藝產(chǎn)品已經(jīng)實現(xiàn)量產(chǎn)。

為了更好的為公司硬件產(chǎn)品提供支持，Achronix專門推出了配套的ACE軟件設(shè)計工具，該軟件與業(yè)界標準的邏輯綜合工具配合使用，支持FPGA設(shè)計人員便捷地將其設(shè)計映射到Speedster7t FPGA、Speedcore eFPGA和Speedchip FPGAchiplets產(chǎn)品中。值得一提的是，該ACE軟件設(shè)計工具可直接獲得。

據(jù)了解，Achronix是唯一一家既提供獨立FPGA芯片又提供Speedcore嵌入式FPGA（eFPGA）半導(dǎo)體知識產(chǎn)權(quán)（IP）的公司。

Achronix在Speedcore eFPGA IP中采用了與Speedster7t FPGA中使用的同一種技術(shù)，可支持從Speedster7t FPGA到ASIC的無縫轉(zhuǎn)換。

事實上，自2017年以來，Achronix便開始向客戶提供Speedcore IP，它是唯一嵌入到大容量ASIC中的eFPGA技術(shù)。

在SoC中嵌入SpeedcoreIP技術(shù)將帶來多項好處，與一款獨立的FPGA芯片相比，Speedcore IP將提供高出10倍的帶寬、低100倍的延遲、低10倍的成本、功耗降低50%等優(yōu)點。