頻率規劃技術可消除頻譜中的干擾雜散信號
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
ADI
+關注
關注
148文章
46039瀏覽量
261189 -
pll
+關注
關注
6文章
889瀏覽量
136401 -
頻率
+關注
關注
4文章
1561瀏覽量
60352
發布評論請先 登錄
相關推薦
熱點推薦
IGBT功率模塊動態測試中夾具雜散電感的影響
在IGBT功率模塊的動態測試中，夾具的雜散電感（Stray Inductance,Lσ）是影響測試結果準確性的核心因素。雜散電感由測試夾具的
無雜散、50 MHz 至 2.1 GHz 單通道小數 N 分頻頻率合成器 skyworksinc
電子發燒友網為你提供()無雜散、50 MHz 至 2.1 GHz 單通道小數 N 分頻頻率合成器相關產品參數、數據手冊，更有無雜散、50 M
發表于 05-23 18:30
ADC采樣率與信號頻率：關鍵概念與設計要點
系統能在保持高采樣率的同時，降低對數字接口的速度要求。實際應用建議l 對于射頻中頻接收等高頻應用，優先關注ADC帶寬指標l 對于傳感器信號采集，重點考慮采樣率與信號帶寬的關系l 使用頻率規劃
發表于 05-13 09:53
ads58c28正常工作時，改變輸入信號的頻率，會有一根雜散信號與有用信號相向移動，為什么？
配置各種測試模式，結果均正確，正常工作時，改變輸入信號的頻率，會有一根雜散信號與有用信號相向移
發表于 02-12 08:12
ADC10D1500采樣數據雜散的原因？
系列FPGA讀取ADC的量化數據，使用Matlab對數據做FFT，觀察信號頻譜，在750MHZ處有明顯雜散，該硬件電路板為個人設計電路板，現在找不到引起750M
發表于 01-08 07:22
ADS5407雜散較差的原因？
以往的項目中使用過（測試ADS5463，指標沒問題，同樣的信號在ADS5463中雜散大概在60dbc以上）。所以我覺得實驗設備這一塊問題應該也可以排除掉。
調節內部寄存器，開啟偏
發表于 01-08 06:30
DAC3482存在雜散怎么解決？
當前DTRU產品中使用了DAC3482，故障率達到12%，從FPGA側IQ數據到達DAC3482，從3482出口處測量到的信號，發現近端存在雜散。具體見下圖所示。
另外做了如下實驗:
1、將
發表于 12-16 06:23
DAC37J82輸出頻點48M處雜散無法減弱是什么原因？
我們調試DAC37J82，現在204B接口連接正常，輸出信號中心頻點正常，但是兩側48M處雜散很高，無法消除，幫分析一下原因。
信號為72
發表于 11-22 06:54
DAC39J82輸出信號在140MHz頻率存在雜散怎么解決？
在使用DAC39J82過程中我們發現DAC芯片在輸出是0—500M頻率信號時，在120MHZ以下沒有沒有雜散問題。在150M，200M，3
發表于 11-22 06:07
LMX2572EVM在測試評估版時，不同頻率下整數邊界雜散差別很大是為什么？
在測試評估版時，不同頻率下整數邊界雜散差別很大。
下表是100M鑒相頻率下，偏離1M的雜散抑制
發表于 11-13 07:43
請問LMX2694-EP輸出信號中有小數分頻雜散該如何解決？
大家好，如下圖所示，輸出的1GHz信號近端有小數分頻雜散，后發現有的頻點沒有，有的頻點會更多，小數分頻的分子分母是計算出來可以正好輸出1GHz整數頻率；
相關配置：環路濾波器是用的參
發表于 11-11 06:05
深入解析晶振時鐘信號干擾源：寄生電容、雜散電容與分布電容
在現代電子電路設計中，晶振時鐘信號的高頻特性使得其容易受到各種干擾。其中，寄生電容、雜散電容和分布電容是影響晶振時鐘
發表于 09-26 14:49
工商網監
評論