女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統消息
      • 評論與回復
      VIP于 到期 續費
      登錄后你可以
      • 下載海量資料
      • 學習在線課程
      • 觀看技術視頻
      • 寫文章/發帖/加入社區
      會員中心
      創作中心
      發布
      創作活動

      完善資料讓更多小伙伴認識你，還能領取20積分哦，立即完善>

      3天內不再提示

      MAXII內部震蕩時鐘使用實例

      工程師 ? 來源：網絡整理 ? 作者：h1654155205.5246 ? 2019-03-06 18:29 ? 次閱讀
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

      MAXII內部震蕩時鐘使用實例

      ①新建工程，并建一個verilog文檔作為頂層設計文件。

      ②配置內部振蕩器的宏功能。點擊Tools?MegaWizardPlug-InManager…，彈出如圖5.25所示的對話框。使用第一個默認選項新建一個宏功能，再點擊“next”。

      MAXII內部震蕩時鐘使用實例

      然后在新彈出的窗口中如圖5.26進行選擇設置。功能部分選擇I/O下拉選項的最后一個“MAXIIoscillator”，器件選擇“MAXII”，語言選擇“VerilogHDL”，在輸出文件最后加上文件名，這里命名為“internal_osc”。完成設置后點擊“next”。

      MAXII內部震蕩時鐘使用實例

      ③往后就是具體的晶振的設置了，在第一步ParameterSetting里選擇使用的晶振頻率，EDA里也沒有需要設置的，Summary里選擇需要的輸出文件即可。

      MAXII內部震蕩時鐘使用實例

      在配置完成后點擊“Finish”即可，然后到文件輸出的文件夾下找到internal_osc_inst.v文件，它是一個配置好的宏功能的例化文件，拷貝到我們的工程頂層下進行更改。更改后的頂層源代碼如下：

      MAXII內部震蕩時鐘使用實例

      MAXII內部震蕩時鐘使用實例

      聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。 舉報投訴
      • 時鐘
        +關注

        關注

        11

        文章

        1901

        瀏覽量

        133228
      • MAXII
        +關注

        關注

        0

        文章

        2

        瀏覽量

        6878
      收藏 人收藏
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

        評論

        相關推薦
        熱點推薦

        ADXL355內部時鐘的精度或者誤差為多少呢？

        ADXL355使用內部時鐘，采樣率ODR設置為125HZ，但通過DRDY引腳測試出數據輸出采樣率大概在125~126hz左右，與設定的125hz會稍微偏差大一點，我想咨詢一下我們這款ADXL355傳感器使用內部
        發表于 04-16 07:18

        ADS1298芯片內部有無時鐘源呢？

        我想問一下ADS1298芯片內部有無時鐘源呢？如果有那頻率是不是：2.048MHz呢？ 如果不外接時鐘源，這個芯片能否正常工作呢？
        發表于 02-08 06:06

        ADS8363的內部SAR ADC時鐘是否是由CLOCK引腳上輸入的時鐘信號提供的？

        最近正在使用ADS8363和ARM MCU 做數據采集應用，兩通道同步采樣，采用頻率在60k左右。問題如下： ADS8363的內部SAR ADC時鐘是否是由CLOCK引腳上輸入的時鐘信號提供
        發表于 01-22 07:15

        LC震蕩器相位噪聲的分析與仿真

        使用巨霖PowerExpert搭建一個交叉耦合震蕩器結構示意圖，其中電感兩側的電阻和電容作為電感的等效模型，并不真實存在。原理是LC tank并聯一個等效負電阻，實現持續震蕩。
        的頭像 發表于 01-20 13:48 ?1270次閱讀
        LC<b class='flag-5'>震蕩</b>器相位噪聲的分析與仿真

        用SPI來配置ADS7229芯片，用外部時鐘SCLK和內部時鐘CCLK有區別嗎？

        第一次用SPI來配置ADS7229芯片，手冊看的是“坐立不安”，能否幫忙解惑幾個問題，若能得到您的指點，不勝感激，愿您生活愉快！ 1.用外部時鐘SCLK和內部時鐘CCLK有區別嗎？只知道外部
        發表于 12-23 07:58

        TLV320ADC6140內部有時鐘源嗎？

        datasheet里說有內部時鐘源，并建議使用內部時鐘。 但是應用文檔中有提到芯片作為i2s的master模式下時需要外部提供MCLK？ 所以，芯片
        發表于 12-03 08:12

        時序約束一主時鐘與生成時鐘

        一、主時鐘create_clock 1.1 定義 主時鐘是來自FPGA芯片外部的時鐘，通過時鐘輸入端口或高速收發器GT的輸出引腳進入FPGA內部
        的頭像 發表于 11-29 11:03 ?1397次閱讀
        時序約束一主<b class='flag-5'>時鐘</b>與生成<b class='flag-5'>時鐘</b>

        使用LMK04228輸出100MHZ的波形，出現了類似震蕩的情況，導致FPGA端的時鐘無法鎖定，怎么解決？

        你好，這是我使用LMK04228輸出100MHZ的波形，用差分探頭測量芯片輸出端0.1uF后端的波形，發現出現了類似震蕩的情況，導致FPGA端的時鐘無法鎖定。 麻煩幫我們分析一下存在的問題和原因，謝謝。
        發表于 11-11 17:29

        TAS5731M內部有主時鐘MCLK嗎？

        TAS5731M內部有主時鐘MCLK嗎？我怎么沒看到 原文： TAS5731M檢查來驗證SCLK 32 fS是一個特定的值,48 fS,或64 fS。DAP只支持一個1 ×fS LRCLK。這些
        發表于 10-25 07:12

        LMC660輸出震蕩的原因？

        LMC660輸出震蕩
        發表于 09-19 08:08

        tas5731m內部有主時鐘嗎？

        5731m內部有主時鐘嗎？我怎么沒看到
        發表于 08-28 08:23

        INA286輸出震蕩的原因？

        目前正在做INA286電流檢測的應用，具體電路圖如下所示，目前問題為在輸入電力在5mA到10mA左右，INA286輸出端出現無規律震蕩！導致比較器輸出也隨著震蕩！目前不知道是否為INA286引起
        發表于 08-28 06:46

        OPA847進行跨阻放大震蕩的原因？

        電容還是震蕩？后來去掉APD，將輸入直接接地不震蕩，將輸入懸空繼續震蕩，后來將反饋電容去掉之后懸空和加上APD都不再震蕩（測試時斷開后級連接，直接測輸出），這是什么原理？希望有人幫忙分
        發表于 08-09 06:18

        LMH6518芯片內部前級放大器高增益時發生震蕩怎么解決？

        LMH6518芯片內部前級放大器高增益時發生震蕩。在我們使用LMH6518放大器時，芯片（內部）的預放大部分（pre_amp）由10dB切換到30dB時，在無輸入信號的情況下，輸出出現約400MHz左右的
        發表于 07-31 07:05

        使用TLV3201遇到輸出震蕩的原因？怎么解決？

        你好，我在使用TLV3201碰到輸出震蕩的問題，麻煩確認一下是否使用錯誤。 1、TLV3201的最大輸入頻率是多少，我沒有在手冊上找到，請提供一下 2、當輸入信號是1M時，比較器能正常工作如圖 當輸入信號是2M 時，輸出開始出現震蕩
        發表于 07-29 07:29