局部的高頻濾波器可以優(yōu)化小小效果,去耦電容可以減小回路電感
SOIC的去耦
經(jīng)驗(yàn)法則
–Via resistance ≈ 1mΩ, Via inductance ≈1nH
LQFP/LFCSP去耦
不同的去耦電容阻抗VS頻率
并聯(lián)電容可以在一個(gè)較寬的頻帶內(nèi)降低阻抗
小的去耦電容盡可能靠近電源引腳
為什么每個(gè)電源引腳都需要去耦
去耦電容總結(jié)
旁路電容離電容引腳盡可能的近
SMT磁珠對(duì)于降低Ripple非常有效
高頻時(shí)需要地平面
最小化寄生參數(shù)
使用穩(wěn)定高效的器件
較少的漂移和較低的ESR
完全精確的分析是比較困難的
為了優(yōu)化結(jié)果可以使用一引起模型分析
使用一組并聯(lián)的電容來去除較寬頻帶內(nèi)的噪聲
-
電容
+關(guān)注
關(guān)注
100文章
6233瀏覽量
153291 -
去耦電容
+關(guān)注
關(guān)注
11文章
319瀏覽量
22820
原文標(biāo)題:優(yōu)秀PCB設(shè)計(jì)之去耦
文章出處:【微信號(hào):QCDZYJ,微信公眾號(hào):汽車電子工程知識(shí)體系】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評(píng)論請先 登錄
詳解去耦電容:去耦電容的PCB布局布線

PCB設(shè)計(jì)之電容
高速PCB電源去耦設(shè)計(jì)指南
高速PCB設(shè)計(jì)指南之八
優(yōu)秀的高速PCB設(shè)計(jì)之去耦電容

什么是PCB中的板級(jí)去耦呢
什么是PCB中的板級(jí)去耦
PCB的板級(jí)去耦設(shè)計(jì)方法和實(shí)例講解

PCB的板級(jí)去耦設(shè)計(jì)方法

評(píng)論