題目

（1）測(cè)量脈沖信號(hào)頻率fo，頻率范圍為10Hz～2MHz，測(cè)量誤差的絕對(duì)值不大于0.1%。

（2）測(cè)量脈沖信號(hào)占空比D，測(cè)量范圍為10%～90%，測(cè)量誤差的絕對(duì)值不大于2%。

使用官方STM32F429 Discovery開發(fā)板，主頻180MHz，定時(shí)器頻率90MHz。

思路一、外部中斷

這種方法是很容易想到的，而且對(duì)幾乎所有MCU都適用（連51都可以）。方法也很簡單，聲明一個(gè)計(jì)數(shù)變量TIM_cnt，每次一個(gè)上升沿/下降沿就進(jìn)入一次中斷，對(duì)TIM_cnt++，然后定時(shí)統(tǒng)計(jì)即可。如果需要占空比，那么就另外用一個(gè)定時(shí)器統(tǒng)計(jì)上升沿、下降沿之間的時(shí)間即可。

缺陷顯而易見，當(dāng)頻率提高，將會(huì)頻繁進(jìn)入中斷，占用大量時(shí)間。而當(dāng)頻率超過100kHz時(shí)，中斷程序時(shí)間甚至將超過脈沖周期，產(chǎn)生巨大誤差。同時(shí)更重要的是，想要測(cè)量的占空比由于受到中斷程序影響，誤差將越來越大。

筆者當(dāng)時(shí)第一時(shí)間就把這個(gè)方案PASS了，沒有相關(guān)代碼（這個(gè)代碼也很簡單）。不過，該方法在頻率較低（10kHz以下）時(shí)，可以拿來測(cè)量頻率。在頻率更低的情況下，可以拿來測(cè)占空比。

思路二、PWM輸入模式

翻遍ST的參考手冊(cè)，在定時(shí)器當(dāng)中有這樣一種模式：

簡而言之，理論上，通過這種模式，可以用硬件直接測(cè)量出頻率和占空比。當(dāng)時(shí)我們發(fā)現(xiàn)這一模式時(shí)歡欣鼓舞，以為可以一步解決這一問題。

但是，經(jīng)過測(cè)量之后發(fā)現(xiàn)這種方法測(cè)試數(shù)據(jù)不穩(wěn)定也不精確，數(shù)據(jù)不停跳動(dòng)，且和實(shí)際值相差很大。ST的這些功能經(jīng)常有這種問題，比如定時(shí)器的編碼器模式，在0點(diǎn)處頻繁正負(fù)跳變時(shí)有可能會(huì)卡死。這些方法雖然省事，穩(wěn)定性卻不是很好。

經(jīng)過線性補(bǔ)償可以一定程度上減少誤差（參數(shù)在不同情況下不同）：

freq=Frequency×2.2118－47.05

這種方法無法實(shí)現(xiàn)要求。所以在這里筆者并不推薦這種方法。

思路三、輸入捕獲

一般來說，對(duì)STM32有一定了解的人在測(cè)量頻率的問題上往往都會(huì)想到利用輸入捕獲。

首先設(shè)定為上升沿觸發(fā)，當(dāng)進(jìn)入中斷之后（rising）記錄與上次中斷（rising_last）之間的間隔——周期，其倒數(shù)就是頻率。

再設(shè)定為下降沿，進(jìn)入中斷之后與上升沿時(shí)刻之差即為高電平時(shí)間（falling-rising_last），高電平時(shí)間除周期即為占空比。

該方法尤其是在中低頻（<100kHz）之下精度不錯(cuò)。

缺點(diǎn)是該方法仍然會(huì)帶來極高的中斷頻率。在高頻之下，首先是CPU時(shí)間被完全占用，此外，更重要的是，中斷程序時(shí)間過長往往導(dǎo)致會(huì)錯(cuò)過一次或多次中斷信號(hào)，表現(xiàn)就是測(cè)量值在實(shí)際值、實(shí)際值×2、實(shí)際值×3等之間跳動(dòng)。實(shí)測(cè)中，最高頻率可以測(cè)到約400kHz。

該方法在低頻率(<100kHz)下有著很好的精度，在考慮到其它程序的情況下，建議在10kHz之下使用該方法。同時(shí)，可以參考以下的改進(jìn)程序減少CPU負(fù)載。

改進(jìn)方案

前述問題，限制頻率提高的主要因素是過長的中斷時(shí)間，一般應(yīng)用情景之下，還有其它程序部分的限制。所以需要進(jìn)行改進(jìn)。

方案一

1.使用2個(gè)通道，一個(gè)只測(cè)量上升沿，另一個(gè)只測(cè)量下降沿。這樣可以減少切換觸發(fā)邊沿的延遲，缺點(diǎn)是多用了一個(gè)IO口。

2.使用寄存器，簡化程序

之所以改用TIM2是因?yàn)門IM5的CH1(PA0)還是按鍵輸入引腳。本來想來這應(yīng)當(dāng)也沒什么，按鍵不按下不就是開路嘛。所以，當(dāng)使用別人的程序之前，請(qǐng)一定仔細(xì)查看電路圖。

這樣，最高頻率能夠達(dá)到約1.1MHz，是一個(gè)不小的進(jìn)步。但是，其根本問題，中斷太頻繁，仍然存在。

解決思路也是存在的。本質(zhì)上，實(shí)際只需要讀取CCR1和CCR2寄存器。而在內(nèi)存復(fù)制過程中，面對(duì)大數(shù)據(jù)量的轉(zhuǎn)移時(shí)，會(huì)想到什么？

顯然，很容易想到——利用DMA。所以，筆者使用輸入捕獲事件觸發(fā)DMA來搬運(yùn)寄存器而非觸發(fā)中斷即可，然后將這些數(shù)據(jù)存放在一個(gè)數(shù)組當(dāng)中并循環(huán)刷新。這樣，可以隨時(shí)來查看數(shù)據(jù)并計(jì)算出頻率。

方案二

1.可以設(shè)定僅有通道2進(jìn)行下降沿捕獲并觸發(fā)中斷，而通道1捕獲上升沿不觸發(fā)中斷。在中斷函數(shù)當(dāng)中，一次讀取CCR1和CCR2。這樣可以節(jié)省大量時(shí)間。

2.可以先進(jìn)行一次測(cè)量，根據(jù)測(cè)量值改變預(yù)分頻值PSC，從而提高精度

3.間隔采樣。例如每100ms采樣10ms.

這樣的改進(jìn)應(yīng)當(dāng)能夠?qū)⒆罡卟蓸宇l率增加到2M.但是頻率的進(jìn)一步提高仍然不可能。

因?yàn)檫@時(shí)的主要矛盾是中斷函數(shù)時(shí)間過長，導(dǎo)致CPU還在處理中斷的時(shí)候這一次周期就結(jié)束了，使得最終測(cè)量到的頻率為真實(shí)頻率的整數(shù)倍左右。示意圖如下：

結(jié) 語

外部中斷：編寫容易，通用性強(qiáng)。缺點(diǎn)是中斷進(jìn)入頻繁，誤差大。

PWM輸入：全硬件完成，CPU負(fù)載小，編寫容易。缺點(diǎn)是不穩(wěn)定，誤差大。

輸入捕獲：可達(dá)到約400kHz。低頻精度高，10kHz可達(dá)到0.01%以下，400kHz也有3%。缺點(diǎn)是中斷頻繁，無法測(cè)量高頻，幅值必須在3.3~5V之間。