引 言

USB（Universal Serial Bus）是一種通用串行總線，主要用于PC與外圍USB設備的互聯。近年來，USB接口以其快速、即插即用、使用安裝方便等優點逐漸成為現代數據傳輸的發展趨勢。目前，國內外采用USBl．1和USB2．O兩種規范。USBl．1主要用于低速傳輸要求的場合，支持1．5Mb／s和12Mb／s兩種傳輸速率；而USB2．O規范則提供高達480Mb／s的傳輸速率。盡管如此，在某些對數據傳輸速度要求很高的系統中，外圍設備與USB接口之間在速度上仍存在著不可忽視的傳輸瓶頸。

Cypress公司生產的USB2．0控制器CY7C68013提供了一種獨特的接口方式，即通用可編程接口（GPIF）方式。它與傳統接口方式的主要區別有兩點：①在數據傳輸過程中不需要CPU干涉，使得傳輸速率明顯提高，從而可以充分利用USB2．0的傳輸帶寬；②由軟件設置讀／寫控制，其控制方式類似于狀態機，提高了傳輸穩定性。因此，本文介紹的基于USB2．0控制器CY7C68013的GPIF接口設計，就是充分利用了該芯片這一獨特的數據傳輸接口方式，有效地解決了在傳統接口方式下USB2．0設備數據傳輸速度的局限性，大大提高了數據的傳輸速率。

1 、CY7C68013簡介

CY7C68013是Cypress公司的EZ-USB FX2系列芯片。EZ-USB FX2是一款集成USB2．0收發器的微控制器，內部結構如圖l所示。該系列芯片集成了USB2．O收發器、串行接口引擎（SIE）、帶8．5KB片上RAM的增強型高速8051單片機、4KB FIFO存儲器以及通用可編程接口等模塊．提供了全面集成的USB解決方案，無需外加芯片即可實現高速USB傳輸。FX2系列芯片最主要的特點是可以通過USB2．0的通用可編程接口為特定的應用接口編程。另外，CY7C68013的GPIF引擎具有自動傳輸數據結構的特性，這種特性使得以主／從端點FIFO（B/16位數據總線）為ATA、UTOPIA、EPP、PCMCIA、DSP等的外圍設備，可以與主機通過CY7C68013無縫、高速地傳輸數據。另外，CY7C68013內部集成的USB2．O的SIF能完成大部分USB2．O協議的處理工作，從而減少了用戶對繁雜的USB協議的處理。

2、 硬件設計及原理

在GPIF接口方式設計中，GPIF作為CY7C68013的端點FIFO的內部控制器，在這種方式下，CPU不會干涉數據的傳輸。CY7C68013的GPIF接口方式如圖2所示。

CY7C68013專門為GPIF提供了接口信號（包括16位數據線、輸出控制信號CTL、輸入控制信號RDY以及地址線ADR），這些信號負責完成USB接口芯片與外圍設備或器件（如FPGA、DSP等）的數據讀／寫控制和傳輸。以下為GPIF方式下的主要端口功能。

FDO～FDl5（輸入／輸出）：USB主機通過CY7C68013與外部設備進行數據傳輸的數據線，可以用8位或16位數據線。

CTLO～CTL5（輸出）：CY7C68013對外部設備進行控制的信號線。

RDY0～RDY5（輸入）：CY7C68013對外部設備的狀態進行檢測的信號線。

SDA（雙向）、SCL（輸出）：E2PROM的數據及時鐘信號線。

ADR0～ADR8（輸出）；GPIF為外部設備提供的地址線。

在本設計中，除了重點利用通用可編程接口來實現無縫、高速的傳輸數據外，還采用了EZ-USBFX2提供的一種獨特架構，即“量子FIFO（Quantum FIFO）”處理架構。它能較好地解決帶寬問題，圖3為其數據傳輸示意圖。當USB執行OUT時，EP2端點被設置為512字節四重FIFO（在USB端和外部接口端，都不知道有四重FIFO），圖4為其數據傳輸原理圖。在USB端看來，只要有1個FIFO為“半滿”，那么就可以繼續發送數據。

當前操作的FIFO寫“滿”時，FX2自動將其轉換到外部接口端，排除等候讀取；并將USB接口隊列中下一個為“空”的FIFO轉移到USB接口上，供其繼續寫數據。同時，在外部接口端看來，只要有1個FIFO為“半滿”，就可以繼續讀取數據。當前操作的FIFO讀“空”時，FX2自動將其轉換到USB接口端，排除等候寫入；并將外部接口隊列中下一個為“滿”的FIFO轉移到外部接口上，供其繼續讀取數據。

3、 軟件設計及實現

本設計的軟件設計包括：固件程序、驅動程序和應用程序設計。其中，固件程序是整個程序設計的核心，它在設備CPU中運行。GPIF就是在固件中實現的，因此，只有在該程序運行時，外設才能稱之為具有給定功能的外部設備。

責任編輯：gt