女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

單片機管腳設計成低電平的原因是什么?

GReq_mcu168 ? 來源:未知 ? 作者:胡薇 ? 2018-09-03 16:27 ? 次閱讀

它是由常用的電路結構所決定的,低電平時電路往往有較高電平時更低的環路阻抗,而低阻抗則意味著抗干擾能力更強。

結合實際講一個有用的例子來加深印象:

有的同學可能已經學習了這樣的一條PCB布線規則-----在條件許可的情況下,高電平有效線要盡量縮短,低電平有效的線則盡量延長----這一條規則的存在基礎就是基于低電平時環路阻抗比較低,抗干擾能力比較強才起來的。

如OC或OD電路要控制一個電平就是通過它這個開關的通斷來實現的。

有在上拉電阻的情況下,開關接通,得低電平;開關切斷,得高電平。這樣,為了防止電路失控的情況下仍然是有效電平,那么當然是低電平有效才更“保險”了。結構上,象OC電路那樣,由于集電極更難擊穿,所以,也更不容易損壞。

對于其它圖騰柱輸出的電路,雖然0和1都有同樣的風險,但應用中還是有人愿意加一個上拉電阻,以取得類似OC或OD輸出的效果。至于為什么不采用下拉電阻而用上拉電阻,大家也可以分析一下。

另一個方面是OC或OD輸出的電路,使用上拉電阻后具有節能的效果。因為關斷后它是具有獲得高電平時的電流幾乎為0。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 單片機
    +關注

    關注

    6063

    文章

    44929

    瀏覽量

    647165
  • 低電平
    +關注

    關注

    1

    文章

    175

    瀏覽量

    13601

原文標題:為什么單片機管腳設計成低電平才有效?

文章出處:【微信號:mcu168,微信公眾號:硬件攻城獅】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦
    熱點推薦

    單片機的高電平復位和低電平復位

     單片機復位電路分為兩種類型:低電平復位和高電平復位。
    發表于 08-05 15:45 ?3.1w次閱讀
    <b class='flag-5'>單片機</b>的高<b class='flag-5'>電平</b>復位和<b class='flag-5'>低電平</b>復位

    為什么單片機有些管腳要設計低電平有效?

    它是由常用的電路結構所決定的,低電平時電路往往有較高電平時更低的環路阻抗,而低阻抗則意味著抗干擾能力更強。結合實際講一個有用的例子來加深印象.我們有的同學可能已經學習了這樣的一條PCB布線
    發表于 08-30 09:36

    為什么單片機有些管腳要設計低電平有效?

    我們有的同學可能已經學習了這樣的一條PCB布線規則-----在條件許可的情況下,高電平有效線要盡量縮短,低電平有效的線則盡量延長----這一條規則的存在基礎就是基于低電平時環路阻抗比較低,抗干擾能力
    發表于 11-07 10:21

    單片機低電平問題

    就輸出高電平(供電3.7V時,大概Q1集電極是2.3V左右,51的單片機也是認定為高電平的)給單片機的12引腳,電路就會發出報警。這個程序應該很好編,就是判斷第12腳的
    發表于 05-03 01:05

    單片機管腳低電平連接就會變成低電平

    單片機管腳低電平連接就會變成低電平嗎,就是一個IO口與另外一個用軟件置一的口連接,它會變零嗎
    發表于 04-15 09:56

    為什么單片機管腳設計低電平才有效

    為什么單片機管腳設計低電平才有效它是由常用的電路結構所決定的,低電平時電路往往有較高電平時更低
    發表于 09-18 13:17

    單片機管腳為什么要設計低電平電路呢

    它是由常用的電路結構所決定的,低電平時電路往往有較高電平時更低的環路阻抗,而低阻抗則意味著抗干擾能力更強。結合實際講一個有用的例子來加深印象:我們有的同學可能已經學習了這樣的一條PCB布線
    發表于 01-14 07:17

    基于單片機管腳設計低電平原因以及實例解析

    這是由常用的電路結構所決定的,低電平時電路往往有較高電平時更低的環路阻抗,而低阻抗則意味著抗干擾能力更強。
    的頭像 發表于 01-19 08:59 ?6797次閱讀
    基于<b class='flag-5'>單片機</b><b class='flag-5'>管腳</b>設計<b class='flag-5'>成</b><b class='flag-5'>低電平</b>的<b class='flag-5'>原因</b>以及實例解析

    使用51單片機應用傳感器實現高低電平測試的程序免費下載

    本文檔的主要內容詳細介紹的是使用51單片機應用傳感器實現高低電平測試的程序免費下載。
    發表于 09-16 17:48 ?19次下載
    使用51<b class='flag-5'>單片機</b>應用傳感器實現高<b class='flag-5'>低電平</b>測試的程序免費下載

    單片機IO口低電平不為0V

    ,高電平正常,低電平都是0.7V左右。原因分析:出現這樣的問題讓我有點懷疑人生,在網絡上一直沒有查到答案。我一度以為是LPC1778這種片子使用了三極管而非MOS管作為IO輸出電路。第二天請教了一個同事后,幫我細看了一下圖紙,發
    發表于 12-04 10:51 ?6次下載
    <b class='flag-5'>單片機</b>IO口<b class='flag-5'>低電平</b>不為0V

    電子設計(4)高電平、低電平復位電路

    初學51單片機,可能不太理解復位電路,復位電路有高電平低電平兩種,C51是高電平復位,現在一般的MCU都是低電平復位。
    發表于 12-08 11:51 ?15次下載
    電子設計(4)高<b class='flag-5'>電平</b>、<b class='flag-5'>低電平</b>復位電路

    為什么單片機管腳設計低電平才有效

    它是由常用的電路結構所決定的,低電平時電路往往有較高電平時更低的環路阻抗,而低阻抗則意味著抗干擾能力更強。結合實際講一個有用的例子來加深印象:我們有的同學可能已經學習了這樣的一條PCB布線
    發表于 01-14 14:44 ?2次下載
    為什么<b class='flag-5'>單片機</b><b class='flag-5'>管腳</b>設計<b class='flag-5'>成</b><b class='flag-5'>低電平</b>才有效

    電平低電平復位電路

    單片機最小系統,即單片機能正常工作的最簡單的電路。復位電路是單片機最小系統的組成部分之一。對于不同單片機,復位方式有高電平復位和
    發表于 01-17 12:38 ?15次下載
    高<b class='flag-5'>電平</b>、<b class='flag-5'>低電平</b>復位電路

    單片機中的外部中斷低電平觸發和下降沿觸發有什么區別

    單片機中的外部中斷低電平觸發和下降沿觸發有什么區別? 外部中斷是單片機中的一種功能,在特定條件下,外部信號的變化可以引發中斷,從而改變程序的執行流程。外部中斷可以通過不同的觸發方式來激活,包括
    的頭像 發表于 01-31 10:32 ?4777次閱讀

    單片機引腳懸空是什么電平

    ,其電平狀態通常有兩種可能:高電平低電平。具體取決于單片機的內部結構和外部環境因素。 1.1 內部結構因素 單片機的I/O引腳內部結構通常
    的頭像 發表于 08-28 09:51 ?4407次閱讀