作為斜拉橋主要受力構(gòu)件的橋梁纜索，由于其長期暴露在大氣之中，表面會受到嚴重的破壞。目前國內(nèi)的人工檢測方法費時費力、安全隱患大，因此，迫切需要研制一種智能型橋梁纜索表面缺陷檢測系統(tǒng)。隨著橋梁纜索市場競爭的愈發(fā)激烈，快速有效的掌握市場發(fā)展情況成為企業(yè)及決策者成功的關(guān)鍵。市場分析是一個科學(xué)系統(tǒng)的工作，直接影響著企業(yè)發(fā)展戰(zhàn)略的規(guī)劃、產(chǎn)品營銷方案的設(shè)計、公司投資方針的制定以及未來發(fā)展方向的確定。市場分析并非單純從某一個層面對市場進行評價，要得到有實際價值、具有指導(dǎo)意義的結(jié)論，就必須從專業(yè)的角度對市場進行全面細致的分析。

1 系統(tǒng)總體硬件設(shè)計及工作原理

德州儀器公司（TI）推出的TMS320DM642（簡稱DM642）是專門用于數(shù)字媒體應(yīng)用的TMS320C6000家族中性能最高的定點DSP，具有極強的單核處理能力以及高度的靈活性和可編程性。該芯片除了極強的處理能力外，還具有兩級高速緩存L1 Cache和L2 Cache；64 bit的EDMA控制器，負責(zé)片內(nèi)L2Cache與其他外設(shè)之間的數(shù)據(jù)傳輸； 64 bit EMIF（外部存儲器接口）可以方便地與SDRAM、FLASH和UART實現(xiàn)無縫連接；3個視頻專用端口（VP0、VP1、VP2），可分別配置為2路，最多可實現(xiàn)6路視頻采集；支持PCI、HPI、IIC和EMAC，通信便利。

基于DM642的橋梁纜索表面缺陷檢測系統(tǒng)主要由以下幾大模塊組成：圖像采集模塊、數(shù)據(jù)及程序存儲模塊、圖像處理模塊、圖像傳輸模塊、系統(tǒng)控制模塊以及接收模塊等。其主要硬件組成為：3路CCD攝像頭、3個圖像采集的A/D轉(zhuǎn)換芯片SAA7113、高速圖像采集及處理的DSP芯片DM642、圖像數(shù)據(jù)存儲器SDRAM、程序存儲器FLASH、系統(tǒng)控制模塊CPLD芯片EPM3128A、網(wǎng)絡(luò)化傳輸芯片LXT971A、地面接收機（PC）以及其他功能模塊等。其硬件框圖如圖1所示。

系統(tǒng)工作原理為：3路模擬視頻經(jīng)圖像傳感器（CCD）輸入，經(jīng)過3路A/D轉(zhuǎn)換芯片SAA7113轉(zhuǎn)換為數(shù)字信號，經(jīng)過核心芯片DM642的視頻輸入口（VP0、VP2）進入DM642的FIFO（先入先出緩存器），再傳輸?shù)紻M642片外的同步動態(tài)存儲器中；通過DM642的壓縮編碼經(jīng)以太網(wǎng)口（EMAC）以及物理層收發(fā)芯片LXT971A傳輸?shù)降孛娣?wù)器（PC）。CCD是于1969年由美國貝爾實驗室（Bell Labs）的維拉·波義耳（Willard S. Boyle）和喬治·史密斯（George E. Smith）所發(fā)明的。當(dāng)時貝爾實驗室正在發(fā)展影像電話和半導(dǎo)體氣泡式內(nèi)存。將這兩種新技術(shù)結(jié)合起來后，波義耳和史密斯得出一種裝置，他們命名為“電荷‘氣泡’元件”（Charge “Bubble” Devices）。這種裝置的特性就是它能沿著一片半導(dǎo)體的表面?zhèn)鬟f電荷，便嘗試用來做為記憶裝置，當(dāng)時只能從暫存器用“注入”電荷的方式輸入記憶。但隨即發(fā)現(xiàn)光電效應(yīng)能使此種元件表面產(chǎn)生電荷，而組成數(shù)位影像。到了70年代，貝爾實驗室的研究員已經(jīng)能用簡單的線性裝置捕捉影像，CCD就此誕生。有幾家公司接續(xù)此一發(fā)明，著手進行進一步的研究，包括快捷半導(dǎo)體（Fairchild Semiconductor）、美國無線電公司（RCA）和德州儀器（Texas Instruments）。其中快捷半導(dǎo)體的產(chǎn)品率先上市，于1974年發(fā)表500單元的線性裝置和100x100像素的平面裝置。

本系統(tǒng)選用ALTERA公司MAX3000S系列中的CPLD芯片EPM3128A進行控制。CPLD與DM642、SAA7113、LXT971A、SDRAM、FLASH之間均使用通用可編程的I/O口相連，進行圖像采集控制、圖像數(shù)據(jù)的重抽樣、地址譯碼、圖像傳輸控制等。

1.1 圖像采集模塊

由于纜索表面近似為圓柱形，系統(tǒng)中沿纜索機器人均勻布置3個CCD（每個CCD之間的夾角為120°）采集同一時刻纜索表面一周的圖像。而DM642配置有3個專用的視頻端口，每個端口可分別配置為2個通道，最多可實現(xiàn)6路視頻的采集。

為了同時支持3路視頻信號的采集，本系統(tǒng)中DM642的視頻口0（VP0）分成A、B 2個通道，分別作為2個8 bit的視頻輸入接口；視頻口2（VP2）選用A通道作為8 bit的視頻輸入口，這樣便實現(xiàn)了3路視頻信號的采集。

系統(tǒng)的圖像采集模塊主要由：3路視頻輸入、3路視頻A/D轉(zhuǎn)換芯片SAA7113、視頻端口的FIFO、I2C總線、同步動態(tài)存儲器組成。

經(jīng)攝像頭（CCD）輸出3路復(fù)合視頻信號（CVBS），采用SAA7113專用視頻解碼芯片完成視頻信號解碼和轉(zhuǎn)換功能［3，4］。在數(shù)字化過程中，由DM642的I2C總線進行控制，其輸出格式可由I2C初始化其寄存器來設(shè)置。由于DM642的視頻輸入口只能接收標準的BT656-YUV4:2：2（8 bit）信號，故在I2C初始化時設(shè)置SAA7113的數(shù)字化輸出格式為BT656的格式，可通過寫IIC的寄存器來實現(xiàn)。

由于DM642的視頻口VP0分成2個8 bit的通道A、B，所以SAA7113和DM642的連接方式只能采用最簡連線的BT656的方式，即不需要水平、垂直、場同步信號線。圖2所示為VP0端口的一路視頻輸入電路圖，其他2路與該路基本相同。

其中：輸入視頻經(jīng)過J5接口的信號線3、上拉電阻（18 Ω）以及電容（47 nF），與SAA7113的模擬輸入端AI22直接相連；VP0［0-7］為SAA7113的數(shù)據(jù)輸出管腳，與DM642視頻口0中的VP0D［2-9］管腳相連；時鐘同步信號LLC與DM642視頻口0的VP0CLK0相連；SCL和SDA作為I2C接口的時鐘線和數(shù)據(jù)線，分別與DM642的I2C總線接口的時鐘和數(shù)據(jù)線SCL0、SDA0相連；TRST作為復(fù)位信號與DM642的復(fù)位信號RESET相連；XTAL與XTAL1的管腳間接24.576 MHz的晶振，在VDDA1管腳上提供+3.3 V的電壓供電，供芯片正常工作。

1.2 圖像存儲模塊

（1）SDRAM

SDRAM:Synchronous Dynamic Random Access Memory，同步動態(tài)隨機存儲器，同步是指 Memory工作需要同步時鐘，內(nèi)部的命令的發(fā)送與數(shù)據(jù)的傳輸都以它為基準；動態(tài)是指存儲陣列需要不斷的刷新來保證數(shù)據(jù)不丟失；隨機是指數(shù)據(jù)不是線性依次存儲，而是自由指定地址進行數(shù)據(jù)讀寫。所謂的影響性能是并不是指SDRAM的帶寬，頻率與位寬固定后，帶寬也就不可更改了。但這是理想的情況，在內(nèi)存的工作周期內(nèi)，不可能總處于數(shù)據(jù)傳輸?shù)臓顟B(tài)，因為要有命令、尋址等必要的過程。但這些操作占用的時間越短，內(nèi)存工作的效率越高，性能也就越好。非數(shù)據(jù)傳輸時間的主要組成部分就是各種延遲與潛伏期。通過上文的講述，大家應(yīng)該很明顯看出有三個參數(shù)對內(nèi)存的性能影響至關(guān)重要，它們是tRCD、CL和tRP。每條正規(guī)的內(nèi)存模組都會在標識上注明這三個參數(shù)值，可見它們對性能的敏感性。

DM642芯片內(nèi)部只集成了256 KB的RAM，因此需要在外部存儲器接口（EMIF）上擴展存儲空間。DM642的EMIF為64 bit的數(shù)據(jù)總線接口，工作的最高頻率為133 MHz，分為4個存儲空間（CE0-CE3），每個有256 MB的尋址空間。它在CE0空間提供了64 bit的SDRAM接口總線（無縫連接），分配給外擴的SDRAM使用。

SDRAM在CE0空間的具體定位為：0X80000000-0X81FFFFFF。輸入模擬視頻經(jīng)數(shù)字化后進入視頻端口的BT656（Y:U：V 4：2：2）數(shù)據(jù)流，以便于圖像的壓縮編碼。在CPLD控制下實現(xiàn)圖像數(shù)據(jù)的重抽樣，之后通過EDMA的方式存儲到SDRAM中。

（2）FLASH

本系統(tǒng)采用4 M×8 bit的AM29LV320D映射到CE1的低地址空間，用來存儲程序，實現(xiàn)系統(tǒng)的自啟動。它在CE1空間的具體定位為：0X90000000-0X9007FFFF。DM642的CE1空間被配置成8 bit，以適應(yīng)自啟動要求。4 MB的存儲空間需要22根地址線來尋址，而DM642的EMIF口可用地址線只有20條。其中FLASH的最高2根地址線由DM642的GPIO中的GPIO1、GPIO2來模擬地址線，從而實現(xiàn)FLASH的頁選。

1.3 圖像傳輸模塊

在所設(shè)計的系統(tǒng)中，3路CCD采集的纜索1周的圖像，經(jīng)數(shù)字化后同時送入DM642的視頻端口，并且隨著纜索爬升裝置的爬升，不斷重復(fù)采集。采集的圖像數(shù)據(jù)量很大，持續(xù)時間較長。如果DM642通過圖像處理算法，實時檢測圖像的缺陷，便要運行大量的算法程序，這就給DM642造成了很大的負擔(dān)，因此本系統(tǒng)DM642只是對采集的圖像數(shù)據(jù)進行壓縮編碼，并實時傳輸?shù)降孛娴姆?wù)器（PC），具體圖像識別算法在PC機上進行，這就大大減輕了DM642的負擔(dān)，提高了DM642實時采集、傳輸?shù)男省?/p>

鑒于高速、大量圖像數(shù)據(jù)的采集，系統(tǒng)采用DM642的網(wǎng)絡(luò)接口實現(xiàn)傳輸。該系統(tǒng)中圖像分辨率為720×576，幀頻為25幀/s，采用H.263壓縮編碼算法，壓縮比可達100：1，即數(shù)據(jù)流可壓縮為：3×720×576×8×25÷100=2 488 340 b/s，約為2 500 kb/s?？紤]到以太網(wǎng)傳輸，數(shù)據(jù)傳輸包頭、包尾等附加數(shù)據(jù)，系統(tǒng)最大數(shù)據(jù)流為3 000 kb/s=3 Mb/s，而選用的網(wǎng)絡(luò)接口芯片的傳輸速度為10 Mb/s，故可以實現(xiàn)圖像數(shù)據(jù)的實時處理與傳輸。

EMAC提供了數(shù)據(jù)鏈路層的功能［7］，所以只需要利用一塊物理層的網(wǎng)絡(luò)芯片——以太網(wǎng)PHY收發(fā)器LXT971ALC轉(zhuǎn)換信號，經(jīng)網(wǎng)絡(luò)變壓器與Internet相連，從而把采集到的圖像數(shù)據(jù)發(fā)送到地面服務(wù)器（PC），硬件連接電路圖如圖3。其中：DM642的各信號線與PHY網(wǎng)絡(luò)收發(fā)器芯片LXT971ALC的對應(yīng)信號線直接連接，輸出數(shù)據(jù)經(jīng)網(wǎng)絡(luò)變壓器13F-60LDNL以及RJ45接口連接到Internet上，從而發(fā)送到PC機。圖3中DM642的各信號線說明如表1。

2 系統(tǒng)軟件設(shè)計

2.1 系統(tǒng)主程序設(shè)計

本系統(tǒng)的軟件是在TI公司提供的集成開發(fā)環(huán)境CCS下開發(fā)的。通過XDS510 USB2.0仿真器，將在PC上CCS環(huán)境下編寫、調(diào)試完成的程序燒入DM642的FLASH中，便可以在DM642上電后自動運行執(zhí)行程序，實現(xiàn)圖像的采集、處理與傳輸，達到缺陷檢測的目的。

本系統(tǒng)的主程序完成各種寄存器的初始化工作、實時采集并存儲攝像機傳送來的視頻圖像，經(jīng)過DM642的壓縮編碼，通過網(wǎng)口發(fā)送采集的圖像數(shù)據(jù)，通知CPLD繼續(xù)下一次采集直至檢測結(jié)束。軟件設(shè)計流程如圖4所示。

具體工作過程為：上電后系統(tǒng)程序自動從FLASH裝載到DSP的片內(nèi)RAM中，裝載完畢，DM642自動調(diào)用程序RAM中的代碼執(zhí)行。首先通過I2C總線對A/D芯片SAA7113的工作參數(shù)進行設(shè)置，在圖像采集控制電路（由CPLD實現(xiàn)）的作用下，SAA7113按設(shè)定的工作參數(shù)獲取圖像（本系統(tǒng)設(shè)定的數(shù)據(jù)輸出流為BT656格式即：Y:U：V 4:2：2），地址譯碼電路（由CPLD實現(xiàn)）將數(shù)字圖像數(shù)據(jù)重新抽樣后存儲在片外數(shù)據(jù)存儲器SDRAM中，經(jīng)DM642實時壓縮處理后，通過網(wǎng)絡(luò)芯片接口，TCP/IP協(xié)議傳輸?shù)降孛娴姆?wù)器（PC機）。

2.2 圖像壓縮算法設(shè)計

視頻圖像只有通過壓縮后才能正確地通過網(wǎng)絡(luò)傳輸。本系統(tǒng)的圖像壓縮采用H.263數(shù)字圖像壓縮算法，由信號處理器DM642來完成。H.263壓縮以幀內(nèi)變換與幀間預(yù)測相結(jié)合的混合編碼技術(shù)為核心，適合視頻流的實時網(wǎng)絡(luò)化傳輸，比H.264算法成熟、穩(wěn)定，且實現(xiàn)簡單。

由于H.263壓縮標準只需要CIF格式（Y:U：V 4∶2∶0）的視頻圖像，故需將數(shù)字化的720×576 4∶2∶2的圖像抽樣為352×288 4∶2∶0的視頻圖像，再寫入SDRAM中。重新抽樣完成后，再由DM642讀取SDRAM中的數(shù)據(jù)進行壓縮編碼，輸出的視頻碼流經(jīng)網(wǎng)口傳輸?shù)絇C上。

本系統(tǒng)H.263壓縮編碼設(shè)計流程有：編碼參數(shù)設(shè)置，視頻數(shù)據(jù)輸入，幀內(nèi)編碼，幀間編碼，熵編碼和碼流輸出。編碼流程圖如圖5所示。

3 系統(tǒng)測試及試驗結(jié)果

將檢測裝置裝在纜索機器人上，用交叉網(wǎng)線連接DM642以太網(wǎng)口與地面服務(wù)器（PC機），硬件連接完畢后，準備測試。系統(tǒng)上電，隨著纜索機器人的爬升，3路CCD進行圖像采集，經(jīng)DM642的壓縮處理后通過Internet傳輸?shù)絇C機上。PC機接收到圖像信號后，進行圖像解碼，并在屏幕上顯示，完成一次圖像的壓縮與解壓縮過程。繼續(xù)采集下一次，直至完成檢測。

經(jīng)試驗證明，本文介紹的基于DM642的纜索缺陷圖像采集及傳輸系統(tǒng)可以很好地完成纜索表面圖像的采集和網(wǎng)絡(luò)化傳輸功能，并在PC機上顯示，以供圖像處理，達到了預(yù)期的目標。該系統(tǒng)具有一定的通用性和擴展性，可用作串口、HPI接口、無線傳輸?shù)榷喾N傳輸方式的擴展，同時也可用作其他目標對象的缺陷檢。