近日，第三屆芯粒開發(fā)者大會(huì)圓滿落幕。大會(huì)在“集成芯片前沿技術(shù)科學(xué)基礎(chǔ)”重大研究計(jì)劃指導(dǎo)下，由中國(guó)科學(xué)院計(jì)算技術(shù)研究所、中國(guó)電子科技集團(tuán)公司第五十八研究所聯(lián)合主辦，共有50余名嘉賓做報(bào)告，吸引了300多名行業(yè)同仁齊聚一堂。由奇異摩爾承辦的“第三屆芯粒開發(fā)者大會(huì) - AI芯片與系統(tǒng)分論壇”在無錫成功舉行。

在開場(chǎng)致辭中，奇異摩爾聯(lián)合創(chuàng)始人&解決方案副總裁祝俊東表示，Chiplet芯粒技術(shù)，憑借其“異構(gòu)集成、開放解耦、靈活擴(kuò)展”的基因，能更快地滿足特定應(yīng)用場(chǎng)景的AI系統(tǒng)需求。為搭建更高性能的AI系統(tǒng)提供了良好的基礎(chǔ)。然而，要真正構(gòu)建起這樣一個(gè)高效、靈活、強(qiáng)大的AI硬件系統(tǒng)生態(tài)，其復(fù)雜性和挑戰(zhàn)性也不言而喻。生態(tài)的重構(gòu)需要產(chǎn)業(yè)鏈上下游的集體智慧與協(xié)同。

本次論壇聚焦從云到端的AI芯片與系統(tǒng)，嘉賓演講內(nèi)容精彩紛呈，核心觀點(diǎn)如下：

無問芯穹

無問芯穹總經(jīng)理兼硬件設(shè)計(jì)負(fù)責(zé)人曾書霖博士帶來主題報(bào)告《從云到端：軟硬協(xié)同構(gòu)筑AI算力底座》；

曾書霖分析了從云側(cè)到端側(cè)的大模型推理系統(tǒng)所面臨的挑戰(zhàn)與機(jī)遇。端側(cè)系統(tǒng)主要挑戰(zhàn)在于多處理器硬件協(xié)同帶來的延時(shí)開銷，而云側(cè)則需應(yīng)對(duì)多用戶、多請(qǐng)求下的資源調(diào)度難題。此外，大模型推理產(chǎn)生的海量KV Cache請(qǐng)求也對(duì)系統(tǒng)存儲(chǔ)能力提出了嚴(yán)峻考驗(yàn)。GPU的算子優(yōu)化、多機(jī)推理效率的提升以及集群的穩(wěn)定擴(kuò)展構(gòu)成軟硬件協(xié)同的主要目標(biāo)。無問芯穹從實(shí)現(xiàn)自主可控的“模型-系統(tǒng)-芯片”角度出發(fā)，面向云和端部署了一套全棧軟硬協(xié)同解決方案，在云側(cè)可實(shí)現(xiàn)超過6種不同芯片間的交叉混合訓(xùn)練，大大提升算力利用率，并通過公共算力服務(wù)平臺(tái)賦能AI產(chǎn)業(yè)。在端側(cè)推出了智能終端一體化解決方案，通過軟硬件深度協(xié)同，全面突破硬件資源限制壁壘。

芯和半導(dǎo)體

芯和半導(dǎo)體創(chuàng)始人兼總裁代文亮博士分享了主題報(bào)告《AI 硬件系統(tǒng)需求，加速 Chiplet 生態(tài)構(gòu)建》；

他表示，AI模型的快速迭代演進(jìn)，對(duì)半導(dǎo)體和AI基礎(chǔ)設(shè)施提出了充滿挑戰(zhàn)的“四力”需求。作為應(yīng)對(duì)挑戰(zhàn)的Chiplet集成芯片，決定了AI硬件“計(jì)算+網(wǎng)絡(luò)”能力的起點(diǎn)，英偉達(dá)和AMD紛紛從芯片向基礎(chǔ)設(shè)施轉(zhuǎn)型，通過芯片到系統(tǒng)的一體化實(shí)現(xiàn)More than Chiplet的規(guī)模化收益。芯和半導(dǎo)體為Chiplet集成芯片設(shè)計(jì)打造開放的一站式系統(tǒng)級(jí)多物理場(chǎng)仿真EDA平臺(tái)，旨在解決信號(hào)/電源完整性、熱和應(yīng)力等方面的問題，加速AI硬件系統(tǒng)開發(fā)，助力推動(dòng)Chiplet產(chǎn)業(yè)生態(tài)構(gòu)建。

奇異摩爾

奇異摩爾聯(lián)合創(chuàng)始人&產(chǎn)品解決方案副總裁祝俊東帶來主題報(bào)告《From Scale out to Scale up:互聯(lián)如何構(gòu)筑大規(guī)模AI訓(xùn)推基礎(chǔ)設(shè)施》；

他認(rèn)為，隨著大模型的參數(shù)規(guī)模越來越大，從千億級(jí)到萬億級(jí)的指數(shù)仍然在持續(xù)增長(zhǎng)。隨著推理應(yīng)用的逐步落地，ROI成為了企業(yè)部署大模型考慮的關(guān)鍵，在考慮性能的同時(shí)、還需兼顧體驗(yàn)和成本的平衡。在眾多因素綜合作用下，互聯(lián)已經(jīng)成為了構(gòu)建整個(gè)AI基礎(chǔ)設(shè)施的關(guān)鍵技術(shù)。祝俊東指出，AI網(wǎng)絡(luò)的需求在不斷迭代和變化。無論是網(wǎng)間互聯(lián)還是片間互聯(lián)，需要有通用化、高性能且適應(yīng)軟硬件靈活迭代的互聯(lián)產(chǎn)品解決方案。奇異摩爾構(gòu)筑了一套覆蓋Scale Inside片內(nèi)互聯(lián)，Scale Up超節(jié)點(diǎn)間互聯(lián)，再到Scale Out的整體而完整的互聯(lián)產(chǎn)品解決方案以及協(xié)議棧。以開放的標(biāo)準(zhǔn)、統(tǒng)一的互聯(lián)架構(gòu)，賦能國(guó)產(chǎn)算力的閉環(huán)。

曦智科技

曦智科技互連產(chǎn)品線副總裁朱劍帶來主題報(bào)告《光互連：超節(jié)點(diǎn)發(fā)展的必經(jīng)之路》；

他指出，為滿足大模型對(duì)算力的巨大需求，高速互連多GPU的“超節(jié)點(diǎn)”應(yīng)運(yùn)而生。行業(yè)擴(kuò)展超節(jié)點(diǎn)規(guī)模主要有兩條路徑：提升單機(jī)柜功耗部署更多GPU，或增加機(jī)柜數(shù)量后通過高效互連整合。基于國(guó)內(nèi)算力硬件的發(fā)展階段，曦智科技正聚焦多機(jī)柜路徑部署超節(jié)點(diǎn)。

多機(jī)柜場(chǎng)景下，光互連不可或缺。光纜傳輸距離優(yōu)勢(shì)顯著，使計(jì)算節(jié)點(diǎn)可靈活分散部署，突破物理距離限制。其輕薄設(shè)計(jì)相比粗大銅纜部署起來也更為友好。

傳統(tǒng)數(shù)據(jù)中心依賴可插拔光模塊進(jìn)行服務(wù)器間通信。該模塊雖便捷，但集群規(guī)模擴(kuò)大導(dǎo)致其數(shù)量激增，帶來高功耗占比和高故障率。業(yè)界趨勢(shì)是將光電轉(zhuǎn)換模塊與主計(jì)算芯片不斷拉近，以提升信號(hào)完整性、降低損耗。技術(shù)突破核心在于先進(jìn)封裝，驅(qū)動(dòng)了光互連技術(shù)從可插拔光模塊（DPO/LPO），到近封裝/板載光學(xué)（NPO/OBO），再到共封裝光學(xué)（CPO）及3D共封裝光學(xué)（3D CPO）的演進(jìn)，旨在提供更高帶寬和更低單位帶寬成本。

后摩智能

后摩智能科技產(chǎn)品市場(chǎng)負(fù)責(zé)人張偉超在主題為《大模型時(shí)代的算力革命，"存算一體"重塑端邊智能體驗(yàn)》的演講中表示，當(dāng)前端邊大模型計(jì)算面臨算力利用率低、內(nèi)存帶寬制約和成本功耗敏感等挑戰(zhàn)，存算一體創(chuàng)新架構(gòu)將成為有效解決方案。后摩智能通過存算一體技術(shù)，突破存儲(chǔ)墻和功耗墻，大幅提升芯片計(jì)算效率和帶寬，助力端邊智能發(fā)展，推動(dòng)Gen AI進(jìn)入爆發(fā)前夜，重構(gòu)計(jì)算革命，賦能萬億終端“智力覺醒。

千芯科技

千芯科技董事長(zhǎng)陳巍博士在主題為《面向大模型計(jì)算的3D架構(gòu)存算一體AI芯片》的演講中分享，大模型（特別是MoE混合專家模型）對(duì)于存儲(chǔ)/芯粒（容量+帶寬）提出了更高的要求，因此大模型需要“以更強(qiáng)的存力來換算力“。3D存算一體芯片能在一定程度上提升存儲(chǔ)容量、互聯(lián)帶寬及性價(jià)比。同時(shí)，陳巍博士分享了典型的2.5D/3D存算一體芯片案例并闡述了當(dāng)前其產(chǎn)業(yè)鏈面臨的挑戰(zhàn)。千芯科技（TensorChip）介紹了可兼容不同存儲(chǔ)介質(zhì)的通用存算架構(gòu)（UMCA）生態(tài)，該開源架構(gòu)基于“存算一體+RISC-V處理器”融合模式；其第三代存算一體計(jì)算卡可支持大模型所需算力與存力，并兼容主流開源計(jì)算生態(tài)，實(shí)現(xiàn)AI系統(tǒng)性價(jià)比的躍升。

北恩科技

北恩科技副總經(jīng)理馬躍虎分享了《Chiplet設(shè)計(jì)中多種接口的HLS實(shí)現(xiàn)方法》，他提出Chiplet設(shè)計(jì)面臨多樣化挑戰(zhàn)：不同帶寬要求并行性差異，不同場(chǎng)景對(duì)性能、面積、功耗各有側(cè)重。相比傳統(tǒng)的設(shè)計(jì)流程, 一種創(chuàng)新的HLS設(shè)計(jì)方法是破局關(guān)鍵。它不僅能高效完成復(fù)雜任務(wù)調(diào)度與算法，有效提升設(shè)計(jì)效率。北恩科技所掌握的一套HLS設(shè)計(jì)方法能提供豐富的物理層IP庫(kù)，基于HLS優(yōu)化，包含調(diào)制解調(diào)和信道編解碼等；基于客戶提供的算法源碼，快速實(shí)現(xiàn)的HLS能顯著減少研發(fā)時(shí)間、節(jié)約編譯次數(shù)、從系統(tǒng)化成本優(yōu)化角度解決Chiplet設(shè)計(jì)性能瓶頸。

清華大學(xué)

清華大學(xué)集成電路學(xué)院副教授，博士生導(dǎo)師何虎主要介紹了乘影— 一款領(lǐng)先的開源全棧通用圖形處理器（GPGPU），其專為 RISC-V 生態(tài)系統(tǒng)設(shè)計(jì)。他全面介紹了整個(gè)技術(shù)棧的關(guān)鍵更新，包括支持通用內(nèi)存尋址和 64 位計(jì)算的重大指令集架構(gòu)（ISA）增強(qiáng)、多精度張量核等新的寄存器傳輸級(jí)（RTL）開發(fā)成果，以及包含 GPU 驗(yàn)證模型（GVM）的精密驗(yàn)證框架。此外，他還分享了在 FPGA 上進(jìn)行硬件原型設(shè)計(jì)的最新成果與經(jīng)驗(yàn)，并探討基于 PCIe 的高帶寬驗(yàn)證平臺(tái)的持續(xù)研發(fā)工作。本次演講深入解析了這款尖端開源 GPU 的架構(gòu)與實(shí)現(xiàn)，展示在 RISC-V 架構(gòu)上加速高性能計(jì)算（HPC）和人工智能應(yīng)用的切實(shí)路徑。

奇異摩爾

奇異摩爾高級(jí)設(shè)計(jì)經(jīng)理王彧博士分享了《走向高性能芯片的必經(jīng)之路， Chiplet 片內(nèi)互聯(lián)解決方案》。大模型的演進(jìn)驅(qū)動(dòng)了芯片架構(gòu)的設(shè)計(jì)變革，當(dāng)前AI已經(jīng)從算力為中心發(fā)展到以互聯(lián)為中心。隨著算力密度提升放緩，國(guó)產(chǎn)芯片制程受限，Chiplet 成為提升芯片性能的關(guān)鍵技術(shù)。王彧博士從計(jì)算芯粒、互聯(lián)芯粒等角度，解析了當(dāng)前主流芯粒形態(tài)與應(yīng)用。對(duì)于AI系統(tǒng)而言，如何提升片內(nèi)互聯(lián)效率、優(yōu)化CPU與xPU協(xié)同、突破PCIe接口瓶頸，是未來硬件架構(gòu)的關(guān)鍵課題。奇異摩爾推出的基于UCIe 標(biāo)準(zhǔn)的Die-to-Die互聯(lián)IP能夠?qū)崿F(xiàn)16-32GT/s速率，ns級(jí)別延時(shí)，在擴(kuò)展單卡芯片算力極限的同時(shí)，又能支持xPU間的高速Chip-to-Chip互聯(lián)。

構(gòu)建復(fù)雜的AI系統(tǒng)，芯粒系統(tǒng)是不可或缺的基石。本次論壇的思想碰撞與成果交流，將有力推動(dòng)國(guó)內(nèi)AI芯片與系統(tǒng)領(lǐng)域的自主創(chuàng)新進(jìn)程，為構(gòu)建面向未來的智能算力基礎(chǔ)設(shè)施奠定更堅(jiān)實(shí)基礎(chǔ)。奇異摩爾作為AI系統(tǒng)產(chǎn)業(yè)鏈的一環(huán)，將持續(xù)開放合作，攜手合作伙伴共建芯粒生態(tài)，共贏AI算力新時(shí)代。

關(guān)于我們

AI網(wǎng)絡(luò)全棧式互聯(lián)架構(gòu)產(chǎn)品及解決方案提供商

奇異摩爾，成立于2021年初，是一家行業(yè)領(lǐng)先的AI網(wǎng)絡(luò)全棧式互聯(lián)產(chǎn)品及解決方案提供商。公司依托于先進(jìn)的高性能RDMA 和Chiplet技術(shù)，創(chuàng)新性地構(gòu)建了統(tǒng)一互聯(lián)架構(gòu)——Kiwi Fabric，專為超大規(guī)模AI計(jì)算平臺(tái)量身打造，以滿足其對(duì)高性能互聯(lián)的嚴(yán)苛需求。我們的產(chǎn)品線豐富而全面，涵蓋了面向不同層次互聯(lián)需求的關(guān)鍵產(chǎn)品，如面向北向Scale-out網(wǎng)絡(luò)的AI原生超級(jí)網(wǎng)卡、面向南向Scale-up網(wǎng)絡(luò)的GPU片間互聯(lián)芯粒、以及面向芯片內(nèi)算力擴(kuò)展的2.5D/3D IO Die和UCIe Die2Die IP等。這些產(chǎn)品共同構(gòu)成了全鏈路互聯(lián)解決方案，為AI計(jì)算提供了堅(jiān)實(shí)的支撐。