近日，第三屆芯粒開發者大會圓滿落幕。大會在“集成芯片前沿技術科學基礎”重大研究計劃指導下，由中國科學院計算技術研究所、中國電子科技集團公司第五十八研究所聯合主辦，共有50余名嘉賓做報告，吸引了300多名行業同仁齊聚一堂。由奇異摩爾承辦的“第三屆芯粒開發者大會 - AI芯片與系統分論壇”在無錫成功舉行。

在開場致辭中，奇異摩爾聯合創始人&解決方案副總裁祝俊東表示，Chiplet芯粒技術，憑借其“異構集成、開放解耦、靈活擴展”的基因，能更快地滿足特定應用場景的AI系統需求。為搭建更高性能的AI系統提供了良好的基礎。然而，要真正構建起這樣一個高效、靈活、強大的AI硬件系統生態，其復雜性和挑戰性也不言而喻。生態的重構需要產業鏈上下游的集體智慧與協同。

本次論壇聚焦從云到端的AI芯片與系統，嘉賓演講內容精彩紛呈，核心觀點如下：

無問芯穹

無問芯穹總經理兼硬件設計負責人曾書霖博士帶來主題報告《從云到端：軟硬協同構筑AI算力底座》；

曾書霖分析了從云側到端側的大模型推理系統所面臨的挑戰與機遇。端側系統主要挑戰在于多處理器硬件協同帶來的延時開銷，而云側則需應對多用戶、多請求下的資源調度難題。此外，大模型推理產生的海量KV Cache請求也對系統存儲能力提出了嚴峻考驗。GPU的算子優化、多機推理效率的提升以及集群的穩定擴展構成軟硬件協同的主要目標。無問芯穹從實現自主可控的“模型-系統-芯片”角度出發，面向云和端部署了一套全棧軟硬協同解決方案，在云側可實現超過6種不同芯片間的交叉混合訓練，大大提升算力利用率，并通過公共算力服務平臺賦能AI產業。在端側推出了智能終端一體化解決方案，通過軟硬件深度協同，全面突破硬件資源限制壁壘。

芯和半導體

芯和半導體創始人兼總裁代文亮博士分享了主題報告《AI 硬件系統需求，加速 Chiplet 生態構建》；

他表示，AI模型的快速迭代演進，對半導體和AI基礎設施提出了充滿挑戰的“四力”需求。作為應對挑戰的Chiplet集成芯片，決定了AI硬件“計算+網絡”能力的起點，英偉達和AMD紛紛從芯片向基礎設施轉型，通過芯片到系統的一體化實現More than Chiplet的規模化收益。芯和半導體為Chiplet集成芯片設計打造開放的一站式系統級多物理場仿真EDA平臺，旨在解決信號/電源完整性、熱和應力等方面的問題，加速AI硬件系統開發，助力推動Chiplet產業生態構建。

奇異摩爾

奇異摩爾聯合創始人&產品解決方案副總裁祝俊東帶來主題報告《From Scale out to Scale up:互聯如何構筑大規模AI訓推基礎設施》；

他認為，隨著大模型的參數規模越來越大，從千億級到萬億級的指數仍然在持續增長。隨著推理應用的逐步落地，ROI成為了企業部署大模型考慮的關鍵，在考慮性能的同時、還需兼顧體驗和成本的平衡。在眾多因素綜合作用下，互聯已經成為了構建整個AI基礎設施的關鍵技術。祝俊東指出，AI網絡的需求在不斷迭代和變化。無論是網間互聯還是片間互聯，需要有通用化、高性能且適應軟硬件靈活迭代的互聯產品解決方案。奇異摩爾構筑了一套覆蓋Scale Inside片內互聯，Scale Up超節點間互聯，再到Scale Out的整體而完整的互聯產品解決方案以及協議棧。以開放的標準、統一的互聯架構，賦能國產算力的閉環。

曦智科技

曦智科技互連產品線副總裁朱劍帶來主題報告《光互連：超節點發展的必經之路》；

他指出，為滿足大模型對算力的巨大需求，高速互連多GPU的“超節點”應運而生。行業擴展超節點規模主要有兩條路徑：提升單機柜功耗部署更多GPU，或增加機柜數量后通過高效互連整合。基于國內算力硬件的發展階段，曦智科技正聚焦多機柜路徑部署超節點。

多機柜場景下，光互連不可或缺。光纜傳輸距離優勢顯著，使計算節點可靈活分散部署，突破物理距離限制。其輕薄設計相比粗大銅纜部署起來也更為友好。

傳統數據中心依賴可插拔光模塊進行服務器間通信。該模塊雖便捷，但集群規模擴大導致其數量激增，帶來高功耗占比和高故障率。業界趨勢是將光電轉換模塊與主計算芯片不斷拉近，以提升信號完整性、降低損耗。技術突破核心在于先進封裝，驅動了光互連技術從可插拔光模塊（DPO/LPO），到近封裝/板載光學（NPO/OBO），再到共封裝光學（CPO）及3D共封裝光學（3D CPO）的演進，旨在提供更高帶寬和更低單位帶寬成本。

后摩智能

后摩智能科技產品市場負責人張偉超在主題為《大模型時代的算力革命，"存算一體"重塑端邊智能體驗》的演講中表示，當前端邊大模型計算面臨算力利用率低、內存帶寬制約和成本功耗敏感等挑戰，存算一體創新架構將成為有效解決方案。后摩智能通過存算一體技術，突破存儲墻和功耗墻，大幅提升芯片計算效率和帶寬，助力端邊智能發展，推動Gen AI進入爆發前夜，重構計算革命，賦能萬億終端“智力覺醒。

千芯科技

千芯科技董事長陳巍博士在主題為《面向大模型計算的3D架構存算一體AI芯片》的演講中分享，大模型（特別是MoE混合專家模型）對于存儲/芯粒（容量+帶寬）提出了更高的要求，因此大模型需要“以更強的存力來換算力“。3D存算一體芯片能在一定程度上提升存儲容量、互聯帶寬及性價比。同時，陳巍博士分享了典型的2.5D/3D存算一體芯片案例并闡述了當前其產業鏈面臨的挑戰。千芯科技（TensorChip）介紹了可兼容不同存儲介質的通用存算架構（UMCA）生態，該開源架構基于“存算一體+RISC-V處理器”融合模式；其第三代存算一體計算卡可支持大模型所需算力與存力，并兼容主流開源計算生態，實現AI系統性價比的躍升。

北恩科技

北恩科技副總經理馬躍虎分享了《Chiplet設計中多種接口的HLS實現方法》，他提出Chiplet設計面臨多樣化挑戰：不同帶寬要求并行性差異，不同場景對性能、面積、功耗各有側重。相比傳統的設計流程, 一種創新的HLS設計方法是破局關鍵。它不僅能高效完成復雜任務調度與算法，有效提升設計效率。北恩科技所掌握的一套HLS設計方法能提供豐富的物理層IP庫，基于HLS優化，包含調制解調和信道編解碼等；基于客戶提供的算法源碼，快速實現的HLS能顯著減少研發時間、節約編譯次數、從系統化成本優化角度解決Chiplet設計性能瓶頸。

清華大學

清華大學集成電路學院副教授，博士生導師何虎主要介紹了乘影— 一款領先的開源全棧通用圖形處理器（GPGPU），其專為 RISC-V 生態系統設計。他全面介紹了整個技術棧的關鍵更新，包括支持通用內存尋址和 64 位計算的重大指令集架構（ISA）增強、多精度張量核等新的寄存器傳輸級（RTL）開發成果，以及包含 GPU 驗證模型（GVM）的精密驗證框架。此外，他還分享了在 FPGA 上進行硬件原型設計的最新成果與經驗，并探討基于 PCIe 的高帶寬驗證平臺的持續研發工作。本次演講深入解析了這款尖端開源 GPU 的架構與實現，展示在 RISC-V 架構上加速高性能計算（HPC）和人工智能應用的切實路徑。

奇異摩爾

奇異摩爾高級設計經理王彧博士分享了《走向高性能芯片的必經之路， Chiplet 片內互聯解決方案》。大模型的演進驅動了芯片架構的設計變革，當前AI已經從算力為中心發展到以互聯為中心。隨著算力密度提升放緩，國產芯片制程受限，Chiplet 成為提升芯片性能的關鍵技術。王彧博士從計算芯粒、互聯芯粒等角度，解析了當前主流芯粒形態與應用。對于AI系統而言，如何提升片內互聯效率、優化CPU與xPU協同、突破PCIe接口瓶頸，是未來硬件架構的關鍵課題。奇異摩爾推出的基于UCIe 標準的Die-to-Die互聯IP能夠實現16-32GT/s速率，ns級別延時，在擴展單卡芯片算力極限的同時，又能支持xPU間的高速Chip-to-Chip互聯。

構建復雜的AI系統，芯粒系統是不可或缺的基石。本次論壇的思想碰撞與成果交流，將有力推動國內AI芯片與系統領域的自主創新進程，為構建面向未來的智能算力基礎設施奠定更堅實基礎。奇異摩爾作為AI系統產業鏈的一環，將持續開放合作，攜手合作伙伴共建芯粒生態，共贏AI算力新時代。

關于我們

AI網絡全棧式互聯架構產品及解決方案提供商

奇異摩爾，成立于2021年初，是一家行業領先的AI網絡全棧式互聯產品及解決方案提供商。公司依托于先進的高性能RDMA 和Chiplet技術，創新性地構建了統一互聯架構——Kiwi Fabric，專為超大規模AI計算平臺量身打造，以滿足其對高性能互聯的嚴苛需求。我們的產品線豐富而全面，涵蓋了面向不同層次互聯需求的關鍵產品，如面向北向Scale-out網絡的AI原生超級網卡、面向南向Scale-up網絡的GPU片間互聯芯粒、以及面向芯片內算力擴展的2.5D/3D IO Die和UCIe Die2Die IP等。這些產品共同構成了全鏈路互聯解決方案，為AI計算提供了堅實的支撐。