在高k金屬柵之外，另一種等效擴(kuò)充的方法是增加通過器件溝道的電子或空穴的遷移率。表2.5列舉了一些提高器件載流子遷移率的手段及其對(duì) PMOS或者 NMOS的作用。

應(yīng)力技術(shù)是提高M(jìn)OS 晶體管速度的有效途徑，它可改善NMOS晶體管電子遷移率和PMOS晶體管空穴遷移率，并可降低MOS 晶體管源/漏的，應(yīng)變硅可通過如下3種方法獲得：①局部應(yīng)力工藝，通過晶體管周圍薄膜和結(jié)構(gòu)之間形成應(yīng)力；②在器件溝道下方嵌入SiGe層；③對(duì)整個(gè)晶圓進(jìn)行處理。

局部應(yīng)力工藝已經(jīng)被廣泛應(yīng)用來提升CMOS 器件性能。源漏區(qū)嵌入式鍺硅技術(shù)產(chǎn)生的壓應(yīng)力已經(jīng)被證明可以有效提高 PMOS 器件的驅(qū)動(dòng)電流。另外，源漏區(qū)嵌入式碳硅技術(shù)產(chǎn)生的拉應(yīng)力可以提高 NMOS 器件的驅(qū)動(dòng)電流。應(yīng)力記憶技術(shù)在 NMOS 器件性能提升中得到使用。金屬前通孔雙極應(yīng)力刻蝕阻擋層技術(shù)也是有效的局部應(yīng)力工藝，拉應(yīng)力可以提高 NMOS 的器件性能，而壓應(yīng)力可以提高PMOS的器件性能。

對(duì)于 PMOS，眾所周知，具有（110）晶面取向的襯底比具有（100）晶面取向的襯底的空穴遷移率性能更高。而對(duì)于 NMOS，具有（110）晶面取向的襯底比具有（100）晶面取向的襯底的電子遷移率要差。晶向重排可以通過改變 PMOS 晶體管排版設(shè)計(jì)（layout）或者是在標(biāo)準(zhǔn)＜100＞晶體表面進(jìn)行通道方向重新排列完成。

混合取向技術(shù)（Hybrid Orientation Technology, HOT）將PMOS 做在（110）晶面襯底，NMOS 做在（100）晶面襯底上，從而在改進(jìn)PMOS 空穴遷移率的同時(shí)，不損害NMOS 的電子遷移率。IBM 公司在2003年IEDM上提出利用晶圓鍵合和選擇性外延技術(shù)，得到（110）晶面上的PMOS 和（100）晶面上的NMOS，報(bào)告顯示將其應(yīng)用于 90nm CMOS, PMOS 性能可以提高40%。

硅直接鍵合（Direct Silicon Bonding,DSB） 晶片（一種鍵合（100）和（110）襯底的大塊CMOS 混合型晶片）是公認(rèn)的推進(jìn)這一方法的候選方案。IBM 曾將（100）層的面旋轉(zhuǎn)45°并將（110）襯底的DSB 層變薄來獲得標(biāo)準(zhǔn)的（100）晶片，成功地將環(huán)形振蕩器的延遲比傳統(tǒng)的DSB 襯底0°（100）晶片—它鍵合到一個(gè)具有兩個(gè)硅襯底，即（100）和（110）襯底的晶片上——的結(jié)果改進(jìn)了10％，并將這一成果與技術(shù)集成到一起。新發(fā)展將環(huán)形振蕩器延遲比標(biāo)準(zhǔn)（100）晶片改進(jìn)了30%。這一成果可以與能達(dá)到更高進(jìn)展的技術(shù)集成到一起。