概述
DS4550是9位，非易失(NV) I/O擴展器，具有I2C兼容串行接口或IEEE? 1149.1 JTAG端口控制的64字節NV用戶存儲器。DS4550采用數字編程替代硬件跳線和機械開關，實現對數字邏輯節點的控制。每個I/O引腳可單獨設置。具有可選上拉開漏輸出，每個I/O引腳可吸收最大16mA的電流，由于器件具有NV功能，因此上電不需等待主機CPU初始化，即進入需要的狀態，控制數字邏輯輸入。
數據表：*附件：DS4550 I2C和JTAG、非易失、9位、輸入 輸出擴展器與存儲器技術手冊.pdf

應用

• 網絡存儲器
• PC外設
• 基于RAM的FPGA域切換，支持多配置服務
• 路由器/交換機
• 選擇引導閃存
• 服務器
• 設置ASIC配置/結構
• 電信設備

特性

• 編程設置替代機械跳線和開關
• 9路NV輸入/輸出
• 64字節NV用戶存儲器(EEPROM)
• I2C兼容串行接口和JTAG
• 同一I2C總線可支持8個器件多點工作
• IEEE 1149.1邊界掃描兼容
• 具有可配置上拉開漏輸出
• 輸出可吸收16mA電流
• 低功耗
• 寬工作電壓范圍：2.7V至5.5V
• 工作溫度范圍：-40°C至+85°C

引腳配置描述

交流電氣特性–I2C接口

非易失性存儲器特性

典型操作特性

框圖

詳細說明

DS4550 包含九個雙向、非易失性（NV）輸入/輸出（I/O）引腳，以及一個 64 字節的 EEPROM 用戶存儲器。I/O 引腳和用戶存儲器可通過兼容 I2C 的串行總線或 JTAG 接口進行訪問。

可編程非易失性 I/O 引腳

每個可編程 I/O 引腳由一個輸入和一個集電極開路輸出組成，帶有一個可選擇的內部上拉電阻。要為每個 I/O 引腳啟用上拉功能，請寫入上拉使能寄存器（F0h 和 F1h）。要將輸出拉低，或將下拉晶體管置于高阻抗狀態，請寫入 I/O 控制寄存器（F2h 和 F3h）。要讀取 I/O 引腳上的電壓電平，請讀取 I/O 狀態寄存器（F8h 和 F9h）。要確定輸出的狀態，請讀取 I/O 控制寄存器和上拉電阻寄存器。I/O 控制寄存器和上拉使能寄存器均為 SRAM 映射的 EEPROM 寄存器?？梢允褂门渲眉拇嫫髦械?SEE 位禁用寄存器的 EEPROM 寫入操作。這樣做可以減少寫入寄存器所需的時間，并且增加在 EEPROM 磨損之前可對 I/O 引腳進行調整的次數。

內存映射與內存類型

DS4550的內存映射見表1。DS4550中有三種不同類型的內存：EEPROM、SRAM映射EEPROM和SRAM。指定為EEPROM的內存位置是非易失性的。向這些位置寫入內容會在EEPROM寫入周期中產生兩次寫入操作，其時間特性如“AC電氣特性”表中所示。指定為SRAM映射EEPROM的位置可通過配置寄存器（最低有效位為F4h）中的SEE位配置為在兩種模式下運行。當SEE位為0（默認值）時，該內存位置的行為類似于EEPROM。然而，當SEE位為1時，會寫入影子SRAM而非EEPROM。這消除了EEPROM寫入時間（tWR）的問題，同時也消除了EEPROM磨損的問題。這對于需要頻繁更新I/O引腳的應用來說是理想的選擇。上電默認狀態下，I/O引腳配置寫入EEPROM（SEE = 0），上電后，可將SEE位寫為1，這樣I/O引腳就能定期更新到影子SRAM。最終，DS4550中存在的內存類型為標準SRAM。