概述
MAX19713是超低功耗、高集成度混合信號模擬前端(AFE)，工作在全雙工(FD)模式，可理想用于寬帶通信系統。該器件經過優化，能夠以極低功耗獲得較高的動態性能，集成了雙路10位、45Msps接收(Rx) ADC，雙路10位、45Msps發送(Tx) DAC，用于輔助RF前端控制的3路快速建立、12位DAC和1路10位、333ksps輔助ADC。在45MHz時鐘頻率下，FD工作模式的典型功耗為91.8mW。
數據表：*附件：MAX19713 10位、45Msps、全雙工模擬前端技術手冊.pdf

Rx ADC在5.5MHz輸入頻率、45MHz時鐘頻率下具有54dB的SINAD和72.2dBc的SFDR。模擬I/Q輸入放大器為全差分結構，可接受1.024VP-P滿量程信號。I/Q通道匹配度典型值為：±0.03°相位匹配、±0.02dB增益匹配。

Tx DAC在fCLK = 45MHz、fOUT = 2.2MHz時，具有70.3dBc的SFDR。I/Q滿量程模擬輸出電壓范圍為差分±400mV。輸出直流共模電壓從0.71V至1.06V。可調節I/Q通道失調，優化邊帶抑制/載波抑制。I/Q通道匹配度典型值為：±0.01dB增益匹配和±0.05°相位匹配。

Rx ADC和Tx DAC使用兩個獨立的10位高速數字總線，能夠工作在頻分復用全雙工模式。Rx ADC和Tx DAC可以單獨關閉，優化電源管理。3線串行接口控制電源管理模式、輔助DAC通道和輔助ADC通道。

MAX19713采用2.7V至3.3V模擬電源和1.8V至3.3V數字I/O電源供電。MAX19713工作在擴展工業級溫度范圍(-40°C至+85°C)，提供56引腳、薄型QFN封裝。數據資料最后部分的選型指南列出了AFE系列的引腳兼容產品。對于時分復用(TDD)系統，請參考MAX19705–MAX19708 AFE系列產品。

應用

• 802.11a/b/g WLAN

• 便攜式通信設備

• VoIP終端

• WiMAX CPE
  特性

• 雙路10位、45Msps Rx ADC和雙路10位、45Msps Tx DAC

• 超低功耗

  • fCLK = 45MHz時，FD模式下消耗91.8mW
  • fCLK = 45MHz時，低速接收(Rx)模式下消耗79.2mW
  • fCLK = 45MHz時，低速發送(Tx)模式下消耗49.5mW
  • 低電流待機模式和關斷模式

• 可編程Tx DAC共模直流電壓，調節I/Q失調

• 優異的動態性能

  • fIN = 5.5MHz時，SNR = 54.1dB (Rx ADC)
  • f ~OUT ~ = 2.2MHz時，SFDR = 70.3dBc (Tx DAC)

• 三路12位、1μs輔助DAC

• 10位、333ksps輔助ADC，帶有4:1多路復用器輸入和數據平均電路

• 卓越的增益/相位匹配度

  • fIN = 5.5MHz時，匹配度為：±0.03°相位匹配、±0.02dB增益匹配(Rx ADC)

• 復用并行數字I/O

• 串口控制

• 多種功率管理模式

  • 關斷、待機、空閑、Tx/Rx禁用

• 小尺寸、56引腳、薄型QFN封裝(7mm x 7mm x 0.8mm)

引腳配置

電特性

使用運算放大器耦合

當沒有平衡 - 不平衡變壓器可用時，使用運算放大器驅動MAX19713的接收（Rx）模數轉換器（ADC）。圖11和圖12展示了用于頻率合成（FS）和自動增益控制（AGC）等單端和直流耦合差分應用的Rx ADC驅動方式。像MAX4454和MAX4354這樣的放大器可提供高速、高帶寬、低噪聲和低失真性能，以維持輸入信號完整性。圖12中所示的運算放大器電路也可用于Tx DAC差分模擬輸出的接口，以提供增益或緩沖。Tx DAC差分模擬輸出不能在單端模式下使用，因為內部生成的共模電平較高。此外，Tx DAC模擬輸出的設計需要一個差分輸入級，輸入阻抗≥70 kΩ。如果需要單端輸出，可使用一個放大器來提供差分轉單端轉換，并選擇具有合適輸入共模電壓范圍的放大器。

頻分雙工（FDD）應用

圖13展示了一個典型的FDD應用電路。MAX19713將射頻前端集成在一起，為802.11、802.16、WCDMA等系統以及專有無線電系統等提供“射頻即插即用”解決方案。MAX19713為數字基帶開發人員帶來了以下系統優勢：

• 快速上市
• 高性能、低功耗模擬功能
• 低風險、經過驗證的模擬前端解決方案
• 無混合信號測試時間
• 無近場輻射信號
• 無知識產權版稅費用
• 支持數字基帶，并可在65納米至90納米CMOS工藝下擴展

接地、旁路和電路板布局

MAX19713需要高速電路板布局技術。有關電路板布局參考，請參閱MAX19713評估套件數據手冊。將所有旁路電容放置在盡可能靠近器件的位置，以減少電感。使用表面貼裝器件以獲得最小電感。用0.1 μF陶瓷電容將VDD引腳旁路到地，同時并聯一個2.2 μF電容。將VDDO引腳旁路到OGND，使用0.1 μF電容。