在工業(yè)控制與數(shù)據(jù)采集領(lǐng)域，高精度的AD采集和實(shí)時(shí)顯示至關(guān)重要。今天，我們就來基于瑞芯微RK3568J + FPGA國產(chǎn)平臺(tái)深入探討以下，它是如何實(shí)現(xiàn)該功能的。適用開發(fā)環(huán)境如下：

Windows開發(fā)環(huán)境：Windows 7 64bit、Windows 10 64bit

Linux開發(fā)環(huán)境：Ubuntu18.04.4 64bit、VMware15.5.5

U-Boot：U-Boot-2017.09

Kernel：Linux-4.19.232、Linux-RT-4.19.232

LinuxSDK：LinuxSDK-[版本號(hào)]（基于rk356x_linux_release_v1.3.1_20221120）

AMP SDK：rk356x_amp_sdk_release_v1.2.3_20230515

Pango Design Suite(PDS)：PDS_2022.2-SP3

硬件開發(fā)環(huán)境：創(chuàng)龍科技TL3568F-EVM評(píng)估板（瑞芯微RK3568J+紫光同創(chuàng)Logos-2）、TL7606P模塊（CL1606/AD7606芯片，8通道，采樣率200KSPS）、TL7616P模塊（CL1616/AD7616芯片，16通道，采樣率1MSPS）。

測(cè)試數(shù)據(jù)匯總

測(cè)試數(shù)據(jù)匯總?cè)缦拢?/p>

表 1

RK3568J + FPGA國產(chǎn)平臺(tái)

瑞芯微RK3568J/RK3568B2處理器集成了四核ARM
Cortex-A55處理器，主頻高達(dá)1.8GHz/2.0GHz。創(chuàng)龍科技基于瑞芯微RK3568J/RK3568B2 + 紫光同創(chuàng)Logos-2
PG2L50H/PG2L100H FPGA，推出了SOM-TL3568F工業(yè)核心板和TL3568F-EVM評(píng)估板。

值得一提的是，創(chuàng)龍科技SOM-TL3568F核心板的ARM、FPGA、ROM、RAM、電源、晶振、連接器等所有元器件均采用國產(chǎn)工業(yè)級(jí)方案，國產(chǎn)化率100%！

此外，RK3568J+ FPGA評(píng)估板具備豐富的接口資源，包括3路Ethernet、3路USB、3路CAN、RS422/RS485、2路SFP、FMC等通信接口，以及MIPI
LCD、LVDS LCD、TFT LCD、HDMI OUT等視頻接口，滿足客戶的項(xiàng)目評(píng)估需求！

RK3568J + FPGA核心板典型應(yīng)用領(lǐng)域

pcie_ad_display案例演示

為了簡化描述，本文僅摘錄部分方案功能描述與測(cè)試結(jié)果。

案例說明

案例基于FPGA端采集8/16通道AD數(shù)據(jù)，ARM端CPU3核心運(yùn)行RT-Thread(RTOS)程序，并通過PCIe總線從FPGA端接收AD數(shù)據(jù)。

ARM端CPU0、CPU1、CPU2核心運(yùn)行Linux系統(tǒng)，CUP3核心（運(yùn)行RT-Thread(RTOS)程序）通過rpmsg將AD數(shù)據(jù)發(fā)送至Linux應(yīng)用程序，Linux應(yīng)用程序通過rpmsg接收RT-Thread(RTOS)發(fā)送的AD數(shù)據(jù)，并將數(shù)據(jù)轉(zhuǎn)換得到電壓值，然后通過Qt顯示波形至顯示屏。

備注：本案例目前僅支持在CPU3核心運(yùn)行RT-Thread(RTOS)程序。

系統(tǒng)工作示意框圖如下所示。

圖 2 系統(tǒng)工作示意框圖

案例演示

請(qǐng)將創(chuàng)龍科技TL7606P模塊連接至評(píng)估板FPGA EXPORT(CON26)接口，將HDMI顯示器與評(píng)估板HDMI OUT接口連接，將評(píng)估板USB TO UART2串口、RS232 UART0串口連接至PC機(jī)，硬件連接如下圖所示。

圖 3

案例支持TL7606P模塊8通道同時(shí)采集與顯示。本次測(cè)試以TL7606P模塊V1和V5通道為例，請(qǐng)分別正確連接至信號(hào)發(fā)生器A通道和B通道。信號(hào)發(fā)生器設(shè)置A通道輸出頻率為200Hz、峰峰值為6.0Vpp（即幅值為3.0V）的正弦波信號(hào)，B通道輸出頻率為1KHz、峰峰值為6.0Vpp（即幅值為3.0V）的正弦波信號(hào)。

請(qǐng)參考產(chǎn)品資料完成環(huán)境配置，將本案例FPGA程序固化至FPGA運(yùn)行，將amp.img鏡像文件固化至評(píng)估板。將案例可執(zhí)行程序拷貝至評(píng)估板文件系統(tǒng)后，執(zhí)行如下命令，以連續(xù)模式采集數(shù)據(jù)。

Target# ./pcie_ad_display -d ad7606 -m 2

圖 4

同時(shí)，HDMI顯示屏將會(huì)實(shí)時(shí)顯示動(dòng)態(tài)波形，如下圖所示。

圖 5

當(dāng)你想停止程序運(yùn)行時(shí)，按下"Ctrl + C"可停止程序運(yùn)行。

圖 6

到這里，我們的演示步驟結(jié)束。想要查看更多瑞芯微RK3568J + FPGA國產(chǎn)平臺(tái)更多相關(guān)的案例演示，歡迎各位工程師在公眾號(hào)（Tronlong創(chuàng)龍科技）查閱，快來試試吧！