Pete Hulbert, 行業顧問

Yuegang Zhao, Keithley 資深應用工程師

概述

對于研究半導體電荷捕獲和退化行為來說，交流或脈沖應力對典型的應力測試是一個有用的補充。NBTI（負偏置溫度不穩定性）和TDDB（隨時間變化的介電擊穿）試驗包括應力/測量循環。所施加的應力電壓通常是一個直流信號，使用它是因為它更容易映射到器件模型中。然而，結合脈沖應力測試提供了額外的數據，允許更好地理解依賴頻率電路的器件性能。

傳統上，直流應力和測量技術被廣泛用于表征CMOS晶體管的可靠性，如由溝道熱載流子注入（HCI）和時間依賴性介電擊穿（TDDB）引起的退化。然而，隨著新的可靠性測試的發展，如金屬氧化物半導體場效應晶體管（PMOSFET）和高κ材料器件中的電荷捕獲，可靠性測試的性質得到了發展。這些現象可能會對評估新過程的可靠性產生重大影響。此外，人們對評估實際運行中電路的可靠性越來越感興趣，在這些電路中多個設備是動態打開和關閉的。

新材料和結構的使用使得人們對動態可靠性測試的關注更大，在可靠性測試器件中引入脈沖或交流應力，以及在測量過程中引入脈沖來表征應力引起的界面退化。

研究發現，隨著時間的推移，電壓應力導致的界面退化或界面陷阱密度增加，是導致HCI、NBTI等器件可靠性問題以及高κ材料[1]可靠性的關鍵因素。使用電荷泵技術在現有的直流表征測試中添加界面陷阱監測測試，對于理解這些新的可靠性問題非常有用。在本白皮書中，我們將討論一些在先進CMOS技術的可靠性測試中常用的電荷泵和交流應力技術。

雖然“交流壓力”一詞經常被使用，但它有點用詞不當。對于這里討論的應用，交流應力實際上是一列方形或梯形電壓脈沖。為了本文的目的，我們將使用術語“脈沖應力”，因為它并不意味著一個連續的時變的或交替的信號。

脈沖表征 - 電荷泵

電荷泵（CP）和同時進行C-V（高頻和準靜態C-V的結合）測量是表征MOS器件中界面陷阱態密度的兩種最常用的方法。然而，隨著晶體管尺寸縮小，柵氧化物變薄，準靜態C-V對于小于3-4nm的氧化物變得不現實；因此，同時C-V不適合新的高κ材料[2]的界面陷阱表征。

CP是理解柵疊加行為的一種有用技術，隨著高κ薄膜越來越常用于晶體管柵而變得越來越重要。CP表征了界面和電荷捕獲現象。CP結果的變化可用于確定典型的可靠性測試方法所引起的退化量，采用直流或脈沖應力：熱載流子注入（HCI）、負偏置溫度不穩定性（NBTI）和隨時間變化的介電擊穿（TDDB）。

圖1：電荷泵測量示意圖。晶體管的源極和漏極連接到地面，而柵極以固定的頻率和振幅進行脈沖

圖1顯示了與被測設備（DUT）的連接。基本的CP技術包括：對晶體管的柵極施加固定幅度、上升時間、下降時間和頻率的電壓脈沖序列時，測量基極電流。在此測試中，漏極、源連接到地面，襯底通過源測量單元（SMU）連接到地面，用于測量通過柵極的電流（Icp）。

兩種最常見的CP技術是電壓基極掃描和幅值掃描。在電壓基極電平掃描中，周期（脈沖寬度）和電壓振幅被固定，而掃描脈沖基極電壓（圖2a)。在每個電壓下，測量體電流并繪制基本電壓 (ICP vs Vbase)，如圖2a所示。

圖2a

圖2b

圖2 用于電荷泵送的兩種掃描類型：a）基極電壓掃描 b）脈沖幅度掃描

第二種電荷泵技術是電壓幅度掃描，它具有一個固定的基本電壓和周期 ( 脈沖頻率 )，每個掃描步驟的電壓振幅都發生了變化（圖2b）。所獲得的數據與從電壓基極掃描中提取的數據相似，但在這種情況下，電荷泵電流與電壓幅度 (ICP vs 電壓幅度 ) 這些測量也可以在多個頻率（周期）上執行，以獲得界面陷阱的頻率響應。

對于高κ材料結構，CP技術可以將被捕獲的電荷 (Nit)量化為：

在硅基板/界面層以外的捕獲電荷可以被感知到[3]。圖2a為基底電壓掃描的特征ICP曲線，而圖2b為電壓幅值掃描的特征 ICP曲線。

CP技術也可用于表征界面阱形成的初始階段。圖3顯示了使用1MHz頻率的“新”CP測量（即以前未測試過的 MOSFET）。暗態電流是初始的CP測量值；較淺的曲線表示隨后的測量結果。請注意，在較低的電壓下，ICP曲線的形狀以及大小都發生了變化。在多次測量后，隨著效果飽和，變化趨勢就會有效地停止。曲線形狀的變化表明，CP測量所施加的電應力導致了界面陷阱的形成。這意味著使用脈沖測量 CP可以有效地對器件施加壓力并引起一些退化。脈沖應力下的退化是對我們理解偏置溫度不穩定性（BTI）和TDDB的有益補充。

圖3. “新”器件上的電荷泵測量所引起的應力效應

BTI和TDDB的脈沖應力

BTI（其中包括 NBTI和PBTI）和TDDB有相似的測試方法。這種方法包括兩個間隔、應力和測量，其中一個用高電壓施加壓力，交替定期進行測量，以確定退化量。NBTI和TDDB都是在高溫下進行的，以加速退化，減少測試時間，測試時間可能從一小時到兩周不等。

近年來，對PMOSFET測試來說，NBTI成為了一個日益重要的可靠性問題。NBTI是一種柵極 - 通道界面的變化導致PMOS器件性能[4]退化的現象。退化通常被定義為晶體管閾值電壓（VT）的增加和漏極電流（ID）的退化。在老化或場效應場景下，這種退化通過失效[5,6]降低了產量。NBTI 測試有一個最近發布的行業標準[7]。NBTI和傳統的HCI測試之間最大的測試方法的區別是，在NBTI測試中，當應力被消除時，應力誘導的退化會出現弛豫。

這種弛豫對傳統的應力和測量技術提出了挑戰，因為當器件沒有施加電壓時，應力間隔和測量間隔之間總是有一個過渡時間。在測量間隔中，一些壓力不施加后，鑒于儀器“看到”器件性能，該技術將高估器件壽命，因為退化效應減少后，壓力將出現在測量階段。此外，使用直流應力電壓不能準確地表示器件在真實電路中所承受的應力，因為當晶體管沒有工作時，大多數器件都會經歷弛豫；因此，直流應力技術可能低估晶體管在真實電路中的壽命。隨著新技術的可靠性利潤率不斷縮小，評估晶體管的使用壽命可能是比較昂貴的。

除了弛豫作為一種動態可靠性行為，在高κ柵材料的晶體管中也發現了電荷捕獲。這是因為在CMOS工藝中沉積高κ材料的過程還不成熟，與二氧化硅門工藝相比，薄膜中還有大量的陷阱中心。當柵極被打開時，電荷可以暫時捕獲在柵極中，隨著時間的推移改變晶體管的性能，捕獲的電荷改變晶體管的閾值電壓。根據柵極的質量和捕獲條件，捕獲電荷可能需要幾十毫秒到毫秒。

高κ柵極內的電荷分布也會影響電場分布，從而改變高κ柵極的可靠性行為。同時，由于在較低的柵極電壓下去除電荷，也存在類似的弛豫效應。弛豫將導致對設備壽命的不準確估計，因為它強烈地依賴于時間，同時隨著應力測量的過渡時間，弛豫時間通常在測試環境中沒有得到很好的控制。

新的可靠性現象的動態特性要求脈沖應力來模擬電路內器件的性能。不同的電路和電路拓撲工作在不同的頻率下，因此可能需要與頻率相關的壽命提取來建立基于頻率壽命的模型。在這些應用中，脈沖應力比直流應力技術有優勢。脈沖應力對器件施加動態信號，更好地接近頻率相關的電路行為。在脈沖應力期間，應力被中斷，退化部分恢復，這恢復了器件的壽命。應力產生的界面陷阱，在應力關閉期間被部分退火或修復。由于這種恢復（或自退火）行為，可靠性工程師和科學家正在使用脈沖應力技術來更好地評估器件的壽命，因為它適用于電路內或產品內的條件。

圖4a

圖4b

圖4. NBTI應力/測量圖，顯示了兩種不同的脈沖應力方法：a）使用傳統柵極和漏極電壓的動態NBTI（DNBTI）b）DNBTI模擬逆變器條件，漏極電壓與柵極電壓處于相反的相位

通過使用周期性應力來模擬器件在電路中的應力，脈沖應力基本上是一個短的直流應力，被沒有施加應力的時間中斷（圖4）。對于NBTI，這種應力脈沖之間的非應力部分允許退化恢復到一定程度[9]。這種部分恢復對確定并模擬了該器件的使用壽命行為具有重要意義。部分恢復還不能被很好地理解，并且會因每個使用器件的結構、尺寸和材料的組合而有所不同。圖4顯示了兩個脈沖應力的例子，盡管還有其他的脈沖應力方法。圖4a顯示了NBTI的脈沖應力，其中漏極電壓在應力間隔期間保持0V。圖4b顯示了NBTI的脈沖應力，除了柵極電壓外漏極電壓是脈沖的。這第二種方法用于模擬逆變電路中的單個器件的性能。圖4b中的柵極和漏極都受到了壓力，因此在器件退化過程中同時存在NBTI和HCI。一般來說，脈沖應力技術產生更少的退化，器件的壽命更長。

圖5. 由于脈沖應力而導致的Nit退化

對于NBTI，脈沖應力技術用于研究單個器件[9]以及數字電路[10]的動態行為。圖5顯示了不同脈沖應力持續時間導致的 Nit 的增加，結合了圖4a的應力方法和圖2a的周期性CP測量值。

除了BTI，TDDB在靜態和動態故障狀態[11,12]中的作用可以很好地被理解。對于在TDDB測試期間監測 SILC（應力引發的泄漏電流），應力/測量圖類似于圖4a，但Vdrain保持在一個恒定的非零電壓，允許在應力期間讀取Id。

結論

脈沖電壓為研究高κ薄膜的固有材料、界面和可靠性性能以及基于這些新薄膜的器件提供了關鍵的能力。脈沖電壓同時測量直流電流是電荷的基礎，對測量固有電荷捕獲具有重要價值。與直流或脈沖應力結合使用，CP還可以研究電荷捕獲，以及在高κ-Si界面和高κ薄膜內的新電荷產生。脈沖應力還提供了一種應力方法，可以更好地模擬電路內器件所看到的實際應力，這對各種器件的可靠性測試都很有用，包括BTI、TDDB和HCI。此外，脈沖應力提供了對使用直流應力不能很好監測器件可靠性行為的另一種方法。脈沖應力補充了傳統的直流技術，以提供更好地表征器件的可靠性行為。