良好的 EMI 是板級(jí) EMI 設(shè)計(jì)和芯片 EMI 設(shè)計(jì)結(jié)合的結(jié)果。許多工程師對(duì)板級(jí) EMI 的降噪接觸較多，也比較了解，而對(duì)于芯片設(shè)計(jì)中的 EMI 優(yōu)化方法比較陌生。

今天，我們將以一個(gè)典型的 Buck 電路為例，首先基于 EMI 模型，分析其噪聲源的頻譜，并以此介紹，在芯片設(shè)計(jì)中，我們?nèi)绾斡嗅槍?duì)性地優(yōu)化 EMI 噪聲。

01Buck 變換器的傳導(dǎo) EMI 模型介紹

我們知道，電力電子系統(tǒng)中，半導(dǎo)體器件在其開關(guān)過程中會(huì)產(chǎn)生高 dv/dt 節(jié)點(diǎn)與高 di/dt 環(huán)路，這些是 EMI 產(chǎn)生的根本原因。

而適合的 EMI 模型可以幫助我們分析噪聲產(chǎn)生的原因。

同時(shí)，由于傳播路徑的不同，EMI 可以分為共模和差模噪聲(可詳見：汽車電子非隔離型變換器傳導(dǎo)與輻射EMI的產(chǎn)生，傳播與抑制)。

圖 1 中展示了一個(gè)典型的 Buck 變換器差模和共模噪聲的傳播路徑。

圖 1 Buck 電路中差模和共模 EMI 的傳播路徑

EMI 建模的第一步是把開關(guān)用電流源或電壓源進(jìn)行等效，等效之后，電路各處的電流和電壓依然不變。然后可以使用疊加定理來具體分析每一個(gè)源的影響。

以一個(gè) Buck 變換器為例，在圖 2(a) 中，我們將開關(guān)用電壓源和電流源進(jìn)行替代，由于差模電流不留經(jīng)參考地，因此電路到參考地的寄生參數(shù)可以忽略。

在圖 2(b) 中，我們使用疊加定理對(duì)其分別進(jìn)行分析，需要注意的是，當(dāng)分析某一個(gè)源的影響時(shí)，其他的電壓源需做短路處理，而其他的電流源需進(jìn)行開路處理。由圖 2(b) 可知，實(shí)際上差模電流的源可以用 Buck 上管的電流等效，而最終的等效模型可簡化為圖 3 的形式。

圖 2 Buck 差模 EMI 噪聲模型推導(dǎo)

圖 3 Buck 差模 EMI 噪聲模型

由于差模噪聲是由開關(guān)電源本身運(yùn)行狀態(tài)決定的，因此，降低差模噪聲的主要方法是設(shè)計(jì)合理的差模濾波器，而與芯片設(shè)計(jì)關(guān)系不大。本次分享不展開討論。

另一方面，對(duì)于共模 EMI 噪聲來說，我們可以通過類似的方式進(jìn)行建模，圖 4 展示了建模的過程。值得一提的是，對(duì)于共模噪聲，由于輸入、輸出電容的阻抗通常遠(yuǎn)小于電路對(duì)地寄生電容的阻抗，因此在建模中，輸入、輸出電容可以作為短路處理。而最終的等效模型可簡化為圖 5 的形式。

圖 4 Buck 共模 EMI 噪聲模型推導(dǎo)

圖 5 Buck 共模 EMI 噪聲模型

有點(diǎn)工程師朋友可能會(huì)有疑惑，這個(gè)模型如此簡潔，那么一些其他的電路元件是不是被忽略了呢?(比如圖 6 中所示的 RC Snubber 元件)

但實(shí)際上，答案是并不會(huì)。

盡管 EMI 模型是相同的，但實(shí)際上開關(guān)波形會(huì)受到外部電路的影響，而這一部分已經(jīng)被包含在了噪聲源 VSW 中。而在電路分析中，與一個(gè)電壓源并聯(lián)的器件可以忽略。正因如此，我們可以看到，圖 6 中的 RC Snubber 可以從最終模型中去掉。

圖 6 對(duì)于并聯(lián)元件的討論

02EMI 共模噪聲源的頻譜分析

根據(jù)上一節(jié)的內(nèi)容，我們知道對(duì)于 Buck 變換器來說，它的共模 EMI 噪聲源即為開關(guān)節(jié)點(diǎn)的電壓。

在忽略開關(guān)振蕩時(shí)，Buck 開關(guān)節(jié)點(diǎn)電壓波形可以等效為一個(gè)梯形波，如圖 7(a) 所示。其中梯形波的幅值 A0 即為 Buck 的輸入電壓，tr 和 tf 對(duì)應(yīng)節(jié)點(diǎn)電壓的上升和下降時(shí)間，波形的周期 T 為 Buck 的開關(guān)頻率 f0 的倒數(shù)，d 為 Buck 電路的占空比。

圖 7

如果在頻域上對(duì)這個(gè)波形進(jìn)行分析，我們將會(huì)得到形如圖 7(b) 中的頻譜，而它的包絡(luò)線分為兩段：從 f0 / πd 到 1 / πtr(tr 取上升時(shí)間和下降時(shí)間中的較小值)，頻譜的包絡(luò)以每十倍頻率 20dB 下降;而在 1 / πtr 后，頻譜的包絡(luò)以每十倍頻率 40dB 下降。

那這個(gè)結(jié)論是怎么產(chǎn)生的呢?

實(shí)際上，如果對(duì)此梯形波進(jìn)行傅里葉分解，我們將會(huì)得到如下的表達(dá)式，其中，An 為其 n 次諧波的幅值。

對(duì) sin(x) / x 這樣的形式，在 x<1 時(shí)，sin(x) / x < 1;在 x > 1時(shí)，sin(x) / x < 1 / x。

因此我們可以將其簡化為公式(2)中所示的形式，并依此畫出包絡(luò)線。

對(duì)于 f0 / πd 到 1 / πtr 區(qū)間的表達(dá)式，函數(shù)與頻率成反比;而在 1 / πtr 之后，函數(shù)與頻率的平方成反比。因此我們得到了圖 7 中展示的斜率。

從公式(1)中我們還可以得到一些有趣的結(jié)論。

如圖 8 (a) 所示，如果 d = 0.5，當(dāng) n 為偶數(shù)時(shí)，An = 0，因此在頻譜上是沒有偶數(shù)次諧波分量的。

另外，如圖 8 (b) 所示，當(dāng) d 與 0.5 接近的時(shí)候，偶次諧波的包絡(luò)約等于 2A0 | d - 0.5 |。對(duì)于汽車電子來說，12V 轉(zhuǎn) 5V 是一個(gè)很常見的應(yīng)用，此時(shí)的占空比也比較接近 0.5，可以用這個(gè)結(jié)論幫助進(jìn)行分析。

圖 8

從公式(2)中，我們也可以對(duì)開關(guān)頻率以及上升下降時(shí)間的影響進(jìn)行量化分析。

在其他條件不變的前提下，如圖 9 (a) 所示，如果開關(guān)頻率提高十倍，高頻 EMI 的噪聲源會(huì)整體提高 20dB;而如圖 9 (b) 所示，如果開關(guān)上升/下降時(shí)間變?yōu)槌跏贾档氖种唬瑒t高頻 EMI 的噪聲源也會(huì)整體提高 20dB。

因此，提高開關(guān)頻率雖然有助于減小電感元件，但確實(shí)也對(duì) EMI 提出了更高的挑戰(zhàn)。而對(duì)于芯片設(shè)計(jì)來說，MPS 的大部分汽車電子芯片都支持客戶通過模擬或者數(shù)字的形式來設(shè)置開關(guān)頻率，從而幫助客戶通過 EMI 測試。

圖 9

以上分析主要是基于理想開關(guān)波形，而實(shí)際開關(guān)波形(如圖 10(a) 所示)則往往會(huì)帶有一些振蕩，而在 EMI 頻譜上，在對(duì)應(yīng)振蕩頻率的位置也會(huì)出現(xiàn)一個(gè)凸起(如圖 10(b) 所示)。我們將在下一節(jié)中分析如何對(duì)這個(gè)問題進(jìn)行優(yōu)化。

圖 10

03IC 設(shè)計(jì)中優(yōu)化 EMI 的方法

A對(duì)開關(guān)波形振蕩的優(yōu)化

我們知道，在實(shí)際電路中，芯片、無源元件，以及 PCB 走線都會(huì)帶來一些寄生參數(shù)。而在開關(guān)過程中，這些寄生參數(shù)會(huì)造成一些振蕩。

圖 11(a) 中展示了 Buck 變換器上管開通過程中，形成開關(guān)節(jié)點(diǎn)振蕩的回路，其中 LLoop,IN，LLoop,GND 為 PCB 走線帶來的寄生電感，LVIN,HS，LSW,HS，LSW,LS，LGND,LS 為引腳到芯片內(nèi)部晶片各節(jié)點(diǎn)的引線電感，CDS，CGD，CGS 為 MOS 管的寄生電容。

這個(gè)回路其實(shí)是距離芯片最近的一顆輸入電容 CIN 與芯片上下管之間形成的回路。在諧振發(fā)生時(shí)，CIN 上的電壓較穩(wěn)定，可以近似等效為輸入電壓 VIN。

圖 11

通過進(jìn)一步簡化，我們可以得到圖 11(b) 中的串聯(lián)諧振模型，其中，RFET,HS 為上管在開通過程中的電阻：

值得一提的時(shí)，在開通過程中，F(xiàn)ET 處于飽和區(qū)，隨著 VG-S 的增加，RFET,HS 會(huì)逐漸減小，最終達(dá)到導(dǎo)通電阻。

對(duì)于這個(gè)串聯(lián)諧振，其品質(zhì)因數(shù) Q 如公式(5)所示：

我們知道，Q 值越大，振蕩越強(qiáng)烈。因此，為了從源頭上減小這個(gè)振蕩，我們需要做的是減小 LTot 的值，或者增大 RTot 和 CDS,LS。

在板級(jí)電路的設(shè)計(jì)上，是有一些方法來做到這點(diǎn)的。比如，通過在下管并聯(lián)一個(gè) RC Snubber，可以等效增大電容;或者通過增加 Bootstrap 電阻來減小開通速度，從而等效增大諧振發(fā)生時(shí)的 RFET,HS 。但這些方法也有一些副作用，如增加了損耗，也增加了電路成本。

從芯片設(shè)計(jì)上進(jìn)行優(yōu)化的優(yōu)勢(shì)更明顯，副作用更小。從封裝技術(shù)上，相比傳統(tǒng)的引線鍵合封裝(如圖 12(a) 所示)，MPS 的倒裝封裝技術(shù)(如圖 12(b) 所示)大幅減小了封裝帶來的寄生電感，可將 LVIN,HS，LSW,HS，LSW,LS，LGND,LS 等從 nH 級(jí)降為 pH 級(jí)。

圖 12

此外，由于振蕩回路是由 VIN 與芯片內(nèi)部上下管形成，通過將輸入環(huán)路分離為對(duì)稱的兩部分(如圖 13(a) 所示)，MPS 可以進(jìn)一步降低輸入回路的寄生電感。

圖 13(b) 對(duì)比了引線鍵合、單輸入封裝和倒裝封裝、輸入分離設(shè)計(jì)的兩顆芯片的噪聲源頻譜。從圖中可見，封裝的改進(jìn)帶來了 15dB 以上的提升。

圖 13

為了進(jìn)一步減小輸出回路的電感，MPS 還可以進(jìn)一步將輸入電容也集成在封裝之中。

圖 14 對(duì)比了集成輸入電容的開關(guān)波形，由于回路電感進(jìn)一步減小，諧振頻率已經(jīng)在 1GHz 以上，已經(jīng)超過了許多 EMI 測試的要求范圍。

圖 14 開關(guān)波形與引腳示意圖

除了封裝技術(shù)之外，在電路設(shè)計(jì)上也可以通過動(dòng)態(tài)調(diào)整開關(guān)速度，使得諧振發(fā)生時(shí)，上管處于剛剛導(dǎo)通的狀態(tài)，此時(shí)，RFET,HS 較大，從而可以有效抑制振蕩強(qiáng)度。這一設(shè)計(jì)可通過設(shè)計(jì)多級(jí)驅(qū)動(dòng)，并在合適的時(shí)間開通不同驅(qū)動(dòng)來實(shí)現(xiàn)。

圖 15 為一個(gè)兩級(jí)驅(qū)動(dòng)的示例。

圖 15 多級(jí)驅(qū)動(dòng)(以兩級(jí)驅(qū)動(dòng)為例)

圖 16 比較了傳統(tǒng)的單級(jí)驅(qū)動(dòng)方式與兩級(jí)驅(qū)動(dòng)的效果。

從圖 16(a) 的時(shí)域波形上可以看出，兩級(jí)驅(qū)動(dòng)有效地降低了開關(guān)時(shí)的振蕩，而從圖 16(b) 的頻譜上來，兩級(jí)驅(qū)動(dòng)也有非常明顯的效果，將振蕩產(chǎn)生的 EMI 峰值抑制了 10dB 以上。因?yàn)檫@一方法只改變了諧振回路中的電阻，因此諧振頻率不會(huì)發(fā)生變化。

另外，值得一提的是，由于多級(jí)驅(qū)動(dòng)實(shí)際上降低了開關(guān)速度，它對(duì)開關(guān)損耗是有一定影響的。但相比于增加 Bootstrap 電阻的方法，由于多級(jí)驅(qū)動(dòng)可以動(dòng)態(tài)調(diào)節(jié)開關(guān)速度，在諧振發(fā)生后，芯片可以加快管子開通速度，從而使得總開關(guān)時(shí)間僅有有限的增加，來減少過多的開關(guān)損耗。

圖 16 單級(jí)驅(qū)動(dòng)與兩級(jí)驅(qū)動(dòng)對(duì)比

B通過抖頻設(shè)計(jì)優(yōu)化 EMI

抖頻技術(shù)可以通過將開關(guān)能量分散到不同的頻率上，從而有效降低 EMI，這一部分在之前的分享中有詳細(xì)介紹(可詳見：選擇合適參數(shù)進(jìn)行抖頻設(shè)計(jì))，因此在本文中暫略。

總結(jié)

在本次的分享中，基于對(duì)噪聲源頻譜的分析，我們可以量化各個(gè)關(guān)鍵參數(shù)對(duì)于頻譜的影響。另外，我們也介紹了芯片設(shè)計(jì)中降低 EMI 噪聲的一些方法：

從開關(guān)頻率的選擇上，MPS 芯片支持多種開關(guān)頻率的選擇，部分芯片也可以開啟抖頻;

從封裝與布線設(shè)計(jì)上，MPS 的倒裝封裝，對(duì)稱輸入設(shè)計(jì)，集成輸入電容等技術(shù)可以有效降低高頻噪聲源;

從驅(qū)動(dòng)方法上，MPS 獨(dú)特的多級(jí)驅(qū)動(dòng)可以有效減小開關(guān)振蕩。