對于芯片設計公司而言，成功研發并推出一顆采用在性能、面積、功耗方面具有競爭力的芯片，面臨著多重挑戰。不但需要建立安全可靠的先進工藝流片生產供應鏈，也要解決伴隨工藝節點的持續演進，其設計實現難度增加所帶來的挑戰。

特別是隨著AI領域的快速發展，如今復雜SoC芯片，功能越來越強大，也基本都擁有“先進工藝節點、芯片面積較大、三維集成技術”中的全部或者部分特點。如何在先進工藝下提升復雜SoC的PPA，已成為業界廣泛熱議的話題。

紫光國芯復雜SoC開發一站式服務

在2024年ICCAD的IP與IC設計服務專題論壇上，紫光國芯副總裁王成偉特別分享了在先進工藝節點下，紫光國芯在復雜SoC設計開發中的策略與經驗。

先進工藝節點的挑戰

在論壇演講中，王成偉首先深入探討了先進工藝節點給數字后端設計、可測性設計和模擬設計等領域所帶來的挑戰，并詳細闡述了相關應對策略，例如：

數字后端在先進工藝下如何兼顧PPA與良率，解決時序收斂與布局布線的挑戰。

DFT傳統模型難以滿足產品低DPPM要求的挑戰。

模擬電路設計中更復雜物理效應的應對策略，更寬工藝角的全面仿真，更復雜寄生參數的提取和可靠性驗證等挑戰。

大面積復雜SoC的實現

針對大面積、超大規模的復雜SoC，紫光國芯面對片上網絡結構變化、單芯片晶體管密度提升和功耗密度提升等實際挑戰，從布局布線、高頻時序收斂、提升迭代時間等關鍵方面，結合自身經驗形成了一套整體的先進工藝芯片實現方案。具體包括如下：

·解決大規模芯片的片上網絡（NOC）的結構在后端的時序、繞通性難點。

·針對大面積芯片中不同網絡類型的多模態時鐘樹實施策略。

· 針對先進工藝大規模芯片晶體管數量的劇增，所需的布局布線、物理驗證、時序驗證各個階段的迭代加速方法學。

三維堆疊技術的運用

除設計方法學外，近年來采用一些其他不同于傳統芯片的結構，來達到或超過同等先進工藝芯片性能的方案，也被越來越多的采用。目前，主流的先進工藝下新的技術架構除了Chiplet、2.5D/3D封裝等形式外，異構集成也迅速發展成一種新的路線選擇，該技術可以將不同功能的芯片或模塊通過先進制造或封裝技術集成在一起，實現功能的多樣化和優化，例如紫光國芯推出的三維堆疊DRAM（SeDRAM ^?^ ）技術方案，將3D堆疊的DRAM與Logic芯片進行異質集成，可提供超大帶寬與超低功耗，有效解決大算力芯片遇到的存儲墻等問題。

異質集成芯片不同于傳統芯片，在實現時會遇到SoC設計架構和后端物理設計新的挑戰。如芯片架構的調整、多芯片堆疊的功耗及熱仿真、對異質堆疊芯片供電可靠性和時序完整性的聯合驗證等。紫光國芯在這些技術領域積累了深厚的經驗，多款搭載該技術的SoC芯片產品已實現量產。

在如今市場競爭和工藝演進的背景下，IC設計企業正面臨工藝制程節點持續微縮的挑戰。王成偉在演講中表示，“在面對工藝制程的挑戰和市場需求的快速變化時，構建一個能夠迅速解決工藝設計開發難點和適配客戶需求的完整芯片設計開發體系至關重要。紫光國芯憑借其整體化的先進芯片實現方案和豐富的低功耗、大規模芯片實現經驗，靈活的商業模式，以及在異質堆疊芯片設計領域的領先優勢，已成功幫助客戶完成數十款復雜芯片的項目交付，其中包括先進工藝芯片、超大規模芯片和異質集成芯片。”

在2024 ICCAD展會現場，紫光國芯全面展示了包括全流程一站式設計服務在內的前沿技術方案和創新應用成果。目前，紫光國芯設計服務團隊已服務近百家家海內外客戶，交付了包含先進工藝項目、異質集成項目和超大規模SoC項目在內的數百項服務成果，這些服務成果廣泛覆蓋基帶通訊、網絡處理、消費類、車規MCU、AR/VR、高帶寬存儲等多個關鍵領域，有效地幫助客戶從技術上解決先進工藝所帶來的挑戰。