女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

InterfaceDesinger 使用案例-v1 -DDIO用法

XL FPGA技術(shù)交流 ? 來源: XL FPGA技術(shù)交流 ? 作者: XL FPGA技術(shù)交流 ? 2024-05-20 16:30 ? 次閱讀

DDIO用法

對于輸入輸出IO很多時候會用到DDIO的用法。對于DDIO,就是時鐘的雙沿采集或者發(fā)送數(shù)據(jù),所以必須要用到寄存器。它的設(shè)置也比較簡單,在intefaceDesigner中添加GPIO,并把register Option設(shè)置為register,另外要設(shè)置Double Data IO Option模式,分別為normal和resync。

f0cc70a8-0b41-11ef-b759-92fbcf53809c.png

下圖是易靈思的GPIO的結(jié)構(gòu)。

f0e998ae-0b41-11ef-b759-92fbcf53809c.png

對應(yīng)上圖我們以O(shè)DDIO為例,分別標(biāo)出了reg1,reg2和reg3三個寄存 器。當(dāng)OUT0為上升沿的觸發(fā)信號,即HI,OUT1為下降沿的觸發(fā)信號,即LO。當(dāng)DDIO模式設(shè)置為Normal mode時,OUT1經(jīng)過reg3輸出;當(dāng)設(shè)置為Resync mode時OUT1經(jīng)過了reg2和reg3,reg2用于對數(shù)據(jù)打一拍來對齊數(shù)據(jù),下面是數(shù)據(jù)的輸出波形。

f0f8ee58-0b41-11ef-b759-92fbcf53809c.png

我們只需要在top模塊中添加相應(yīng)信號即可以用于控制:

module DDIO_Test(...  otuputoddio_HI,  output oddio_LO,
...
);

下圖為數(shù)據(jù)輸入時的波形,分別對應(yīng) Normal和Resync mode。

f111250e-0b41-11ef-b759-92fbcf53809c.png


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • IO
    IO
    +關(guān)注

    關(guān)注

    0

    文章

    485

    瀏覽量

    40120
  • GPIO
    +關(guān)注

    關(guān)注

    16

    文章

    1250

    瀏覽量

    53448
收藏 人收藏

    評論

    相關(guān)推薦
    熱點推薦

    HZ-EVM-T536_BTB-規(guī)格書V1

    電子發(fā)燒友網(wǎng)站提供《HZ-EVM-T536_BTB-規(guī)格書V1.pdf》資料免費下載
    發(fā)表于 05-13 11:39 ?0次下載

    HZ-EVM-RK3562_Mini-規(guī)格書V1

    電子發(fā)燒友網(wǎng)站提供《HZ-EVM-RK3562_Mini-規(guī)格書V1.pdf》資料免費下載
    發(fā)表于 04-29 18:40 ?0次下載

    SA628F39 8W大功率自組網(wǎng)全雙工無線語音模塊V1

    SA628F39 8W大功率自組網(wǎng)全雙工無線語音模塊V1規(guī)格書
    發(fā)表于 04-23 09:26 ?0次下載

    HZ-EVM-RK3562 btb -技術(shù)規(guī)格說明書V1

    電子發(fā)燒友網(wǎng)站提供《HZ-EVM-RK3562 btb -技術(shù)規(guī)格說明書V1.pdf》資料免費下載
    發(fā)表于 04-17 14:24 ?0次下載

    WT588F02B-8S(B2)語音芯片資料V1

    WT588F02B-8S(B2)語音芯片資料V1
    發(fā)表于 03-13 09:53 ?0次下載

    WTN6 F系列語音芯片使用說明書V1

    WTN6F系列語音芯片使用說明書V1
    發(fā)表于 03-06 11:00 ?0次下載

    WTN6系列語音芯片使用說明書V1

    WTN6系列語音芯片使用說明書V1
    發(fā)表于 03-06 10:59 ?0次下載

    WTVxxxx系列語音芯片(一線&二線 單雙字節(jié))資料V1

    WTVxxxx系列語音芯片(一線&二線單雙字節(jié))資料V1
    發(fā)表于 03-06 08:27 ?0次下載

    WTVxxxx系列語音芯片UART通信說明書V1

    WTVxxxx系列語音芯片UART通信說明書V1
    發(fā)表于 03-06 08:26 ?0次下載

    忽略基極電流,V1未知,如何知道Q1的發(fā)射極電阻?

    我目前想要計算每個晶體管的DC集電極電壓和電阻,忽略 基極電流,beta=400 厄爾利電壓=200V, 為了計算Q1的集電極電壓和電流應(yīng)該需要先知道它發(fā)射極的參數(shù)吧,請問這種電路如何確定Q1的發(fā)射極電阻?
    發(fā)表于 11-06 11:07

    常用時序約束使用說明-v1

    時序約束使用說明-v1 文章出處:【微信公眾號:易靈思FPGA技術(shù)交流】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
    的頭像 發(fā)表于 11-01 11:06 ?470次閱讀

    Efinity FIFO IP仿真問題 -v1

    幾個文件? 我們來看下modelsim.do文件,里面vlog了fifo_tb.sv文件,另外還調(diào)用了flist文件里的文件,flist只有一個文件那就是fifo_sim.v。所以這個仿真只使用了兩個
    的頭像 發(fā)表于 10-21 11:41 ?1429次閱讀
    Efinity FIFO IP仿真問題 -<b class='flag-5'>v1</b>

    DS-AN4V724-A CN V1 集成式霍爾電流傳感器-芯森電子

    電子發(fā)燒友網(wǎng)站提供《DS-AN4V724-A CN V1 集成式霍爾電流傳感器-芯森電子.pdf》資料免費下載
    發(fā)表于 08-20 08:33 ?0次下載

    InterfaceDesinger 使用案例-v3

    ? 1、?DDIO用法 2、 時鐘輸出 3、 Efinity處理三態(tài)端口問題 4、 PLL的添加? 5、HSIO的解串器用法 ? 1、
    的頭像 發(fā)表于 07-17 16:24 ?1612次閱讀
    <b class='flag-5'>InterfaceDesinger</b> 使用案例-<b class='flag-5'>v</b>3

    VisionFive v1下移植xv6,運行到main.c時會出現(xiàn)莫名其妙錯誤為什么?

    不足,突破不了uart模式下加載32K的大小限制,偶然發(fā)現(xiàn)VisionFive v1下有更好方式加載運行xv6內(nèi)核,依據(jù)“JH7100 Boot User Guide,Version: V1 Date
    發(fā)表于 05-21 08:15