TXB0104是應(yīng)用在AM3352（Sitara MCU/MPU等）和EMMC (嵌入式多媒體存儲卡)芯片之間通信的雙向自動檢測電平轉(zhuǎn)換芯片。當系統(tǒng)的軟件資源配置不足，需要電平轉(zhuǎn)換芯片自己識別信號傳輸方向的時候，需要注意外部硬件設(shè)計，不然可能會出現(xiàn)掛載時好時壞的失效情況。

問題背景：

EMMC與AM3352掛載失敗，定位為TXB0104工作異常。實測中發(fā)現(xiàn)如圖中線路所示：

1. 只有D0通道無信號，因為將D0數(shù)據(jù)線由主芯片（AM3352）側(cè)飛線到EMMC，D0開始傳輸數(shù)據(jù)信號，eMMC掛載正常（該情況下在AM3352側(cè)也能測到D1/2/3的數(shù)據(jù)波形）；
2. 將D0飛線跨過該轉(zhuǎn)換芯片，同時斷開D2（在轉(zhuǎn)換芯片與eMMC之間），掛載失敗；——綜合1、2，說明D2在掛載的時候需要使用到，同時在雙向電平轉(zhuǎn)換芯片中D2通道正常；
3. 將D0和D2數(shù)據(jù)線在U7中對應(yīng)的電平轉(zhuǎn)換通道中交叉焊接，測試D0無信號（D0無信號的時候D1/2/3也無波形），eMMC掛載失敗；
4. 將D0飛線跨過該轉(zhuǎn)換芯片，同時將D2數(shù)據(jù)線連接U7的D0通道，可以正常掛載上；——雙向電平轉(zhuǎn)換芯片中D0通道正常，但連接上D0數(shù)據(jù)后異常；

圖1.異常板子的電路圖

掛載時好時壞的板子分別在正常時、異常時的D0信號波形如下

圖2.正常（上）和異常（下）掛載的板子傳輸信號D0通道波形

問題聚焦：

檢查線路圖后發(fā)現(xiàn), OE上拉到3.3VCCB。規(guī)格書明確指出，針對在上電過程中，OE在電源穩(wěn)定之前必須保持低電平。

圖3.規(guī)格書中聲明OE的上電時序

現(xiàn)同時通過原始電阻分壓采樣VCCB上電時序和OE的管腳波形，發(fā)現(xiàn)OE與VCCB同時上電。

圖4. 原始電阻分壓時序展開：OE與VCCB同時上電

VOLB識別低電平的狀態(tài)在3.3V供電狀態(tài)最高為0.4V，因此要延長VOE保持低電平的時間，讓IC保證識別到低電平狀態(tài)。

圖5.高低電平閾值比較

整改方案：

為了能保證OE在上電期間保持足夠的低電平，建議將R24電阻替換成1uF的電容。利用電容替代電阻的方法可以適當增加RC時間常數(shù)來穩(wěn)定OE保持低電平的時間。

圖6.原始電路基礎(chǔ)上的整改方案

重新通過原始電阻分壓采樣VCCB上電時序和OE的管腳波形，發(fā)現(xiàn)換成1uF電容電壓時序展開（t=1/RC），在VCCB穩(wěn)定后OE保持低電平(＜0.35VCCB)的時間約為320us，掛載異常不再復現(xiàn)。

圖7.enable建議時間

圖8.VCC與OE爬升時間拉長

分析總結(jié)：

經(jīng)過測試分析，延長OE的低電平時間可以有效地避免MCU和EMMC芯片握手失敗。

這種導致芯片傳輸掛機失敗的原因是由于TXB0104在上電期間的傳輸口是不定態(tài)所致。

如果TXB0104的OE腳沒被拉低，則在上電期間傳輸口A,B會處于不定態(tài)（低電平，高電平或高阻態(tài)），此時要求和傳輸口A，B相連的EMMC和MCU相應(yīng)I/O口此刻應(yīng)保持確定的高阻態(tài)，以確保上電期間EMMC和MCU的I/O口不會被短路。 如果TXB0104的OE腳在上電期間被拉低（將對地電阻換成電容），則傳輸口A,B是處于確定的高阻態(tài)，對相連的EMMC和MCU的I/O沒有影響，信號就能正常傳輸。

所以在OE端口掛電容能保證上電期間傳輸口確定的高阻態(tài)，故障因此得以消除。

為了簡化用戶系統(tǒng)的設(shè)計分析，下面通過一個流程圖來梳理TXB0104的I/O口各個狀態(tài)對應(yīng)系統(tǒng)的應(yīng)用可能，避免類似的不定態(tài)傳輸導致信號判斷失誤。

圖9.I/O端口狀態(tài)流程圖