女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

經(jīng)過BUFGMUX的時鐘該如何約束呢?

傅里葉的貓 ? 來源:傅里葉的貓 ? 2023-12-11 13:55 ? 次閱讀

時序場景如下圖所示,clk0和clk1兩個時鐘輸入,經(jīng)過BUFGMUX后,輸出到后面的邏輯,但同時clk0和clk1還分別驅(qū)動了其他邏輯。

6b13087c-97e8-11ee-8b88-92fbcf53809c.png

此時,如果路徑A/B/C都不存在,其中A路徑表示clk0與選擇器輸出的時鐘之間的數(shù)據(jù)交互,B路徑表示clk1與選擇器輸出的時鐘之間的數(shù)據(jù)交互,C路徑表示clk0和clk1之間的數(shù)據(jù)交互,那么使用下面的約束就可以了:

set_clock_groups-logically_exclusive-groupclk0-groupclk1

如果路徑 A、B 或 C 僅有一個存在,那么 clk0 和/或 clk1 與多路復(fù)用時鐘直接交互。

則需要使用下面的約束:

create_generated_clock-nameclk0mux-divide_by1
-source[get_pinsmux/I0][get_pinsmux/O]
create_generated_clock-nameclk1mux-divide_by1
-add-master_clockclk1
-source[get_pinsmux/I1][get_pinsmux/O]
set_clock_groups-physically_exclusive-groupclk0mux-groupclk1mu

logically_exclusive和physically_exclusive的區(qū)別在于:

-logical_exclusive

logical_exclusiveisusedfortwoclocksthataredefinedondifferentsourceroots.
Logicallyexclusiveclocksdonothaveanyfunctionalpathsbetweenthem,butmighthavecouplinginteractionswitheachother.
Anexampleoflogicallyexclusiveclocksismultipleclocks,whichareselectedbyaMUXbutcanstillinteractthroughcouplingupstreamoftheMUXcell.
Whentherearephysicallyexistingbutlogicallyfalsepathsbetweenthetwoclocks,use"set_clock_groups-logical_exclusive".

-physical_exclusive

physical_exclusiveisusedfortwoclocksthataredefinedonthesamesourcerootby"create_clock-add".
Timingpathsbetweenthesetwoclocksdonotphysicallyexist.
Asaresultyouwillneedtouse"set_clock_groups-physical_exclusive"tosetthemasfalsepaths.

簡而言之,logical_exclusive用于選擇器的電路,兩個時鐘的source不一樣;而physical_exclusive兩個時鐘的source是一樣,比如在同一個時鐘輸入口,但可能會輸入兩個不同的時鐘。

再回到最上面的問題,如果路徑A、B和C有一條存在,說明時鐘之間有交互,就不能簡單的使用logical_exclusive,而是要為這兩個時鐘都創(chuàng)建一個衍生時鐘,但這兩個衍生時鐘屬于physical_exclusive。






審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 時鐘
    +關(guān)注

    關(guān)注

    11

    文章

    1879

    瀏覽量

    132834
  • 選擇器
    +關(guān)注

    關(guān)注

    0

    文章

    109

    瀏覽量

    14759
  • CLK
    CLK
    +關(guān)注

    關(guān)注

    0

    文章

    127

    瀏覽量

    17519

原文標(biāo)題:經(jīng)過BUFGMUX的時鐘該如何約束

文章出處:【微信號:傅里葉的貓,微信公眾號:傅里葉的貓】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦
    熱點推薦

    FPGA時序案例分析之時鐘周期約束

    時鐘周期約束,顧名思義,就是我們對時鐘的周期進行約束,這個約束是我們用的最多的約束了,也是最重要
    的頭像 發(fā)表于 11-19 11:44 ?5934次閱讀
    FPGA時序案例分析之<b class='flag-5'>時鐘</b>周期<b class='flag-5'>約束</b>

    FPGA時序約束之衍生時鐘約束時鐘分組約束

    在FPGA設(shè)計中,時序約束對于電路性能和可靠性非常重要。在上一篇的文章中,已經(jīng)詳細(xì)介紹了FPGA時序約束的主時鐘約束
    發(fā)表于 06-12 17:29 ?3326次閱讀

    FPGA時鐘周期約束講解

    時鐘周期約束是用于對時鐘周期的約束,屬于時序約束中最重要的約束之一。
    發(fā)表于 08-14 18:25 ?1085次閱讀

    源同步的約束怎么加?

    最近遇到個問題,想請教一下大家 FPGA和一個芯片使用源同步的方式通訊,輸出一個時鐘CLK和一個數(shù)據(jù)總線DataData在內(nèi)部由全局失蹤clk0驅(qū)動,想知道Data的offset約束怎么加啊? 我
    發(fā)表于 12-29 14:43

    FPGA時鐘約束問題

    FPGA的DCM模塊,40MHz時鐘輸入,得到clkout1 40MHz,clkout2 60MHz,clkout1 120MHz。對40MHz時鐘添加了約束,系統(tǒng)不是會自動對三個輸出時鐘
    發(fā)表于 05-25 15:06

    BUFGMUX出現(xiàn)錯誤:地點:1108幫助/原因?

    ,clk_data_1 / 2/3 / 4_in僅連接到移位寄存器的時鐘端口,即26位的移位寄存器(定制接口)。設(shè)計還使用位于X0Y0的GTP的單通道PCIe鏈路。 PCIe信號都被正確約束,并且與先前工作的設(shè)計保持
    發(fā)表于 10-17 12:00

    BUFGMUX定時時鐘偏差太大

    。這一切都很好。現(xiàn)在我必須執(zhí)行以下操作:根據(jù)某些控制邏輯,BRAM的portA和portB必須僅由C2提供時鐘。所以我所做的就是把BUFGMUX放在portA前面輸入到BRAM的前面。當(dāng)控制邏輯為0
    發(fā)表于 06-18 09:30

    為什么使用并發(fā)賦值語句而不是BUFGMUX原語?

    原語是否有任何缺點,為什么語句有效,而BUFGMUX沒有?謝謝!地點:1108 - 已發(fā)現(xiàn)時鐘IOB / BUFGMUX時鐘組件對未放置在最佳時鐘
    發(fā)表于 07-31 10:10

    FPGA案例之衍生時鐘約束

    約束衍生時鐘 系統(tǒng)中有4個衍生時鐘,但其中有兩個是MMCM輸出的,不需要我們手動約束,因此我們只需要對clk_samp和spi_clk進行約束
    的頭像 發(fā)表于 11-17 16:28 ?2544次閱讀
    FPGA案例之衍生<b class='flag-5'>時鐘</b><b class='flag-5'>約束</b>

    時鐘周期約束詳細(xì)介紹

    時鐘周期約束:?時鐘周期約束,顧名思義,就是我們對時鐘的周期進行約束,這個
    的頭像 發(fā)表于 08-05 12:50 ?4074次閱讀

    詳解數(shù)字設(shè)計中的時鐘約束

    數(shù)字設(shè)計中的時鐘約束 本文作者 IClearner 在此特別鳴謝 最近做完了synopsys的DC workshop,涉及到時鐘的建模/約束,這里就來聊聊數(shù)字中的
    的頭像 發(fā)表于 01-28 07:53 ?3365次閱讀
    詳解數(shù)字設(shè)計中的<b class='flag-5'>時鐘</b>與<b class='flag-5'>約束</b>

    時序約束---多時鐘介紹

    當(dāng)設(shè)計存在多個時鐘時,根據(jù)時鐘的相位和頻率關(guān)系,分為同步時鐘和異步時鐘,這兩類要分別討論其約束
    的頭像 發(fā)表于 04-06 14:34 ?1378次閱讀
    時序<b class='flag-5'>約束</b>---多<b class='flag-5'>時鐘</b>介紹

    經(jīng)過BUFGMUX時鐘如何約束

    時序場景如下圖所示,clk0和clk1兩個時鐘輸入,經(jīng)過BUFGMUX后,輸出到后面的邏輯,但同時clk0和clk1還分別驅(qū)動了其他邏輯。
    的頭像 發(fā)表于 12-19 12:56 ?1502次閱讀
    <b class='flag-5'>經(jīng)過</b><b class='flag-5'>BUFGMUX</b>的<b class='flag-5'>時鐘</b><b class='flag-5'>該</b>如何<b class='flag-5'>約束</b>

    時序約束一主時鐘與生成時鐘

    的輸出,對于Ultrascale和Ultrascale+系列的器件,定時器會自動地接入到GT的輸出。 1.2 約束設(shè)置格式 主時鐘約束使用命令create_clock進行創(chuàng)建,進入Timing
    的頭像 發(fā)表于 11-29 11:03 ?1217次閱讀
    時序<b class='flag-5'>約束</b>一主<b class='flag-5'>時鐘</b>與生成<b class='flag-5'>時鐘</b>

    FPGA時序約束之設(shè)置時鐘

    Vivado中時序分析工具默認(rèn)會分析設(shè)計中所有時鐘相關(guān)的時序路徑,除非時序約束中設(shè)置了時鐘組或false路徑。使用set_clock_groups命令可以使時序分析工具不分析時鐘組中
    的頭像 發(fā)表于 04-23 09:50 ?289次閱讀
    FPGA時序<b class='flag-5'>約束</b>之設(shè)置<b class='flag-5'>時鐘</b>組