畫好電路原理圖只能代表邏輯沒有問題，但是真的就沒有問題嗎？

不好的布線就會引起很多詭異的問題，最好從一開始就做好布局布線省去很多Debug時間。

首先需要關注的是線寬，多少線寬對應多大電流，通常來說在1oz的情況下，100mil的線寬可以走4.6A的電流，通常有現成的電流計算軟件可以完成計算工作，如圖1所示

圖1:qorvo電流計算網頁

Kicad軟件內也包含現成的電流計算，如圖2所示

圖2:Kicad PCB calculator tools

清楚電流和線寬的關系后，還需要知道這根線的類型，到底是變化緩慢的模擬信號，還是快速變化的數字信號，還是用于過大電流的功率信號。

通常來說分為以上3種類型，不同類型需要不同的GND回路，通常在連接器處共地，以保證信號線不被相互干擾，要知道GND并非理想，地上面通常包含阻抗和電感，當接地器件電流快速變化時候，GND上面可能會產生壓降，從而導致器件損毀，在不那么惡劣的情況下，GND只是電阻可能會引起模擬信號的精度下降。

通常較為理想的接地為星型接地，如下圖3參考所示（參考basic linear design 第12章）

圖3:典型的星型接地

很多情況下，我們只能使用兩層板布線，地不可避免的分割，所以為了有一個完整的地平面，通常只在頂層布線使用盡可能短的跳線，以保證底層地的完整。如果是四層板那我們的選擇會多一些，通常四層板的可以在信號相近層做地平面，通常4層板堆疊為以下：1信號，2接地，3信號，4接地。參考文檔（High Speed Analog Design and Application Seminar）

另外退藕電容的設置也尤為關鍵，首先要確保退藕電容和被濾波的芯片在同一個層上，避免由于通孔引起的電感，要讓電源和地先進退藕電容在進芯片，保證退藕電容的有效性。可以參考圖4:退藕電容布置

圖4:退藕電容布置

在開關電源電路中，應該保證最小的di/dt dv/dt 的loop，如下圖5，圖6所示。參考（Improve High-Current DC/DC Regulator EMI Performance for Free With Optimized Power Stage Layout）

圖5: 同步buck PCB布局

圖6:橫向開關loop設計

同時需要注意的是，如果使用的電解電容，應該讓電解電容和發熱器件保持一定的距離以保證電解電容可以有更長的使用壽命。

另外采樣線也應該遠離high di/dt dv/dt的loop，舉個例子如圖7所示，左邊為較為合適的布局，遠離電感，并且R1和R2的位置是反饋點，要注意的是，先從輸出端拉出反饋線，在離輸入端比較近的位置在去放置反饋電阻。參考：PCB Layout Techniques of Buck Converter Rohm

圖7:反饋線布線例子

另外在使用拐角的導線時候盡量使用盡可能大的拐角角度，拐角角度越大線阻抗變化率越小，以下給出好的拐角導線和不好的拐角導線例子。如圖8所示：

圖8:拐角導線

使用帶熱焊盤的器件時候，要盡可能多的在熱焊盤下面放置過孔，讓其熱傳導更加好一些，如下圖9所示不同via放置對熱阻的影響。參考文檔PCB Layout Thermal Design Guide

圖9:不同via數對熱阻的影響

小建議（1）先到這吧，想到在更新。