高速DAC相位噪聲從何而來？首要的原因原來是它……
在電路設計中，DAC時鐘通常是DAC中產生相位噪聲的首要原因。為什么這么說？本文將來做一些探討。
時鐘相位噪聲的產生
時鐘決定何時發送下一樣本，故相位（或時序）中的任何噪聲都會直接影響輸出的相位噪聲。
圖 1：時鐘與相位噪聲的相關性
如上圖所示，時鐘對相位噪聲的影響，可以視作各相繼離散值與一個矩形函數相乘，其時序由時鐘定義。
圖 2：相位噪聲卷積
如上圖所示，在頻域中，乘法轉換為卷積運算。結果，期望的頻譜被時鐘相位噪聲所破壞。這就是整個時鐘相位噪聲的產生的過程。
信號頻率與相位噪聲
根據信號頻率與時鐘頻率之比，相對于載波的噪聲放大或縮小。信號頻率每降低一半，噪聲改進6dB。為了證明這一點，下圖是不同頻率（5GHz，1GHz，500MHz）下，混入一個帶有輕度100kHz相位偏移的調制時鐘信號（精密受控），來模擬相位噪聲，來看看信號頻率與相位噪聲的關系。
圖 3 ：帶100kHz相位調制的時鐘輸出相位噪聲 （圖片來源：ADI）
我們可以看到，從5GHz時鐘到500 MHz DAC輸出觀測到20dB降幅，從500MHz輸出到1GHz輸出觀測到6dB增幅。
時鐘噪聲對于DAC相位噪聲的影響很大。選擇一個高精度的晶振可能是最簡單的方案。
文章來源：得捷電子DigiKey
審核編輯 黃宇
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
電路設計
+關注
關注
6706文章
2541瀏覽量
214701 -
dac
+關注
關注
44文章
2410瀏覽量
193713 -
相位噪聲
+關注
關注
2文章
187瀏覽量
23306
發布評論請先 登錄
相關推薦
熱點推薦
揭秘相位噪聲，提升測試效率
一體化SSA-X相位噪聲測量解決方案，實現速度與精度的統一相位噪聲測量是評估本振、混頻器及放大器等射頻組件短期頻率穩定性的重要手段。對于致力于雷達和數字通信系統的工程師而言，能夠快速且
信號發生器在相位噪聲測量中的應用
相位噪聲：信號質量的隱形殺手 在現代通信、雷達、電子測量等眾多領域，信號質量是確保系統性能的關鍵因素。而相位噪聲作為影響信號質量的重要指標，正逐漸成為研究與應用的焦點。
是德示波器相位噪聲測試
在現代電子技術不斷進步的背景下，信號測試和分析在各個領域中變得至關重要。無論是通信、雷達、導航系統，還是高精度測量儀器，它們對信號質量的要求越來越高。相位噪聲作為信號品質的重要指標之一，直接影響
相位噪聲分析儀的技術原理和應用
相位噪聲分析儀是一種用于信息科學與系統科學、電子與通信技術、計算機科學技術、航空、航天科學技術等領域的電子測量儀器。以下是對其技術原理及應用的詳細解釋：一、技術原理相位噪聲分析儀的基本
發表于 12-13 14:21
LMX2582開環相位噪聲和閉環相位噪聲的區別是什么？
在datasheet的第10頁，看到對開環相位噪聲和閉環相位噪聲的對比，請問這兩種噪聲有什么區別呢？在實際測量中這兩種
發表于 11-12 08:28
鎖相環PLL的噪聲分析與優化 鎖相環PLL與相位噪聲的關系
鎖相環（PLL）是一種反饋控制系統，它通過比較輸入信號和輸出信號的相位差異，調整輸出信號以實現相位鎖定。在許多應用中，如無線通信、頻率合成和時鐘同步，PLL的性能直接關系到系統的整體性能。相位
PCM3168A DAC輸出噪聲大的原因？
PCM3168A設置為：16k采樣率，SCKI=4.096M，24bitslave模式；
I2S接口DAC數據轉換，數據線直接拉低（I2S控制寫數據0），測試DA輸出底噪：
測試DAC輸出管
發表于 10-18 07:29
數字振蕩器的相位噪聲是多少
數字振蕩器的相位噪聲是一個復雜且多變的參數，它受到多種因素的影響，包括振蕩器本身的設計、制造工藝、工作環境以及外部干擾等。因此，無法給出一個具體的、固定的相位
時鐘抖動與相位噪聲的關系
時鐘抖動和相位噪聲是數字系統和通信系統中兩個至關重要的概念，它們之間存在著緊密而復雜的關系。以下是對時鐘抖動和相位噪聲關系的詳細探討，旨在全面解析兩者之間的相互作用和影響。
鎖相環相位噪聲的影響因素
鎖相環（Phase Locked Loop, PLL）相位噪聲是評估鎖相環性能的重要指標之一，它描述了輸出信號相位的不穩定性。相位
相位噪聲對收發信機的影響
相位噪聲是衡量振蕩器性能的核心指標，通常也被稱為相位抖動，其定義為在某一頻率偏移Δf處1Hz寬帶內的單邊噪聲信號積分功率和載波信號功率比值，相位
工商網監
評論