作者：劉松來(lái)源：松哥電源

高頻高效是開(kāi)關(guān)電源及電力電子系統(tǒng)發(fā)展的趨勢(shì)，高頻工作導(dǎo)致功率元件開(kāi)關(guān)損耗增加，因此要使用軟開(kāi)關(guān)技術(shù)，保證在高頻工作狀態(tài)下，減小功率元件開(kāi)關(guān)損耗，提高系統(tǒng)效率。

功率MOSFET開(kāi)關(guān)損耗有2個(gè)產(chǎn)生因素：

1）開(kāi)關(guān)過(guò)程中，穿越線性區(qū)（放大區(qū)）時(shí)，電流和電壓產(chǎn)生交疊，形成開(kāi)關(guān)損耗。其中，米勒電容導(dǎo)致的米勒平臺(tái)時(shí)間，在開(kāi)關(guān)損耗中占主導(dǎo)作用。

圖1 功率MOSFET開(kāi)通過(guò)程

2）功率MOSFET輸出電容COSS儲(chǔ)存能量在開(kāi)通過(guò)程中放電，產(chǎn)生開(kāi)關(guān)損耗，高壓應(yīng)用中，這部分損耗在開(kāi)關(guān)損耗中占主導(dǎo)作用。

功率MOSFET零電壓開(kāi)關(guān)ZVS是其最常用的軟開(kāi)關(guān)方式，ZVS包括零電壓的開(kāi)通、零電壓的關(guān)斷，下面介紹這二個(gè)過(guò)程的實(shí)現(xiàn)方式。

1、功率MOSFET零電壓的開(kāi)通

功率MOSFET要想實(shí)現(xiàn)零電壓的開(kāi)通，也就是其在開(kāi)通前，D、S的電壓VDS必須為0，然后，柵極加上VGS驅(qū)動(dòng)信號(hào)，這樣就可以實(shí)現(xiàn)其零電壓的開(kāi)通。在實(shí)際的應(yīng)用中，通常方法就是利用其內(nèi)部寄生的反并聯(lián)寄生二極管先導(dǎo)通續(xù)流，將VDS電壓箝位到0，然后，柵極加VGS驅(qū)動(dòng)信號(hào)，從而實(shí)現(xiàn)其零電壓的開(kāi)通。

圖2功率MOSFET體二極管導(dǎo)通

功率MOSFET開(kāi)通前，COSS電壓VDS為一定值，因此COSS電容儲(chǔ)存了能量。為了將VDS放電到0，而且不損耗能量，就必須用一些外部元件，將COSS電容儲(chǔ)存的這部分能量，抽取并轉(zhuǎn)移到外部元件中。能夠儲(chǔ)存能量的元件有電容和電感，因此，最直接的方法就是：通過(guò)外加電感L和COSS串聯(lián)或并聯(lián)，形成諧振電路（環(huán)節(jié)），LC諧振，COSS放電、VDS諧振下降到0，其儲(chǔ)存能量轉(zhuǎn)換到電感中。此時(shí)，電感電流不能突變，要繼續(xù)維持其電流的方向和大小不變，這樣，功率MOSFET反并聯(lián)寄生二極管導(dǎo)通續(xù)流。

圖3LC諧振

功率MOSFET反并聯(lián)寄生二極管導(dǎo)通后，VDS電壓約為0，在其后任何時(shí)刻開(kāi)通功率MOSFET，都是零電壓開(kāi)通。因此，功率MOSFET零電壓開(kāi)通邏輯順序是：

LC電路諧振-->COSS放電、VDS電壓下降-->VDS電壓下降到0、功率MOSFET體二極管導(dǎo)通箝位-->施加VGS驅(qū)動(dòng)信號(hào)，MOSFET導(dǎo)通，電流從功率MOSFET體二極管轉(zhuǎn)移到其溝道-->電流從負(fù)向（S到D）過(guò)0后轉(zhuǎn)為正向（D到S）。

圖4 零電壓開(kāi)通波形

2、功率MOSFET的零電壓關(guān)斷

從字面上來(lái)理解，功率MOSFET零電壓關(guān)斷，應(yīng)該就是VDS電壓為0時(shí)，去除柵極驅(qū)動(dòng)信號(hào)，從而將其關(guān)斷。事實(shí)上，功率MOSFET處于導(dǎo)通狀態(tài)，VDS電壓就幾乎為0，因此，可以認(rèn)定：功率MOSFET在關(guān)斷瞬間，本身就是一個(gè)自然的零電壓關(guān)斷的過(guò)程。

然而，功率MOSFET關(guān)斷過(guò)程中，VDS電壓從0開(kāi)始上升，ID電流從最大值開(kāi)始下降，在這個(gè)過(guò)程中，形成VDS和ID電流的交疊區(qū)，產(chǎn)生關(guān)斷損耗。為了減小VDS和ID交疊區(qū)的損耗，最直接辦法就是增加VDS上升的時(shí)間，也就是在D、S并聯(lián)外加電容，降低VDS上升的斜率，VDS和ID交疊區(qū)的面積減小，從而降低關(guān)斷損耗，如圖5所示。VDS2為外部D、S并聯(lián)電容的波形，VDS2上升斜率小，和ID電流的交疊區(qū)的面積也變小。

圖5 不同COSS電容的VDS波形

早期的全橋移相電路、LLC電路以及非對(duì)稱半橋電路中，通常在上、下橋臂的功率MOSFET的D、S都會(huì)外部并聯(lián)電容，就是這個(gè)原因。

功率MOSFET的D、S外部并聯(lián)電容，可以降低其關(guān)斷過(guò)程中VDS和ID交疊產(chǎn)生的關(guān)斷損耗，但是，額外的外部電容，需要的更大變壓器或電感電流，來(lái)抽取這些電容儲(chǔ)存能量。這樣，在變壓器或電感繞組和諧振回路中，產(chǎn)生更大直流環(huán)流，回路導(dǎo)通電阻就會(huì)產(chǎn)生更大的直流導(dǎo)通損耗；此外，外部并聯(lián)電容還會(huì)影響死區(qū)時(shí)間的大小，所以，要在二者之間做折衷和優(yōu)化處理。

從上面分析可以得知：功率MOSFET的ZVS零電壓軟開(kāi)關(guān)工作，重點(diǎn)在于要如何實(shí)現(xiàn)其零電壓的開(kāi)通，而不是零電壓的關(guān)斷。

審核編輯 黃宇