女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

數(shù)字電路中的亞穩(wěn)態(tài)產(chǎn)生原因

CHANBAEK ? 來源: 小小的電子之路 ? 作者: 小小的電子之路 ? 2023-11-22 18:26 ? 次閱讀

亞穩(wěn)態(tài)是指觸發(fā)器的輸入信號無法在規(guī)定時間內(nèi)達(dá)到一個確定的狀態(tài),導(dǎo)致輸出振蕩,最終會在某個不確定的時間產(chǎn)生不確定的輸出,可能是0,也可能是1,導(dǎo)致輸出結(jié)果不可靠。

1、亞穩(wěn)態(tài)產(chǎn)生原因

亞穩(wěn)態(tài)的產(chǎn)生是 輸入信號違背了觸發(fā)器的建立時間和保持時間導(dǎo)致的建立時間是指在時鐘邊沿到來之前輸入信號必須保持穩(wěn)定的時間。保持時間是指在時鐘邊沿到來之后數(shù)據(jù)必須保持穩(wěn)定的時間。輸入信號如果在這兩個時間段內(nèi)沒有保持穩(wěn)定,就將產(chǎn)生亞穩(wěn)態(tài)現(xiàn)象。

圖片

2、同步機(jī)制

亞穩(wěn)態(tài)無法避免,只能通過一定方法阻止其向后級傳播,避免其對后級電路產(chǎn)生影響。主要方法有: 引入同步機(jī)制采用響應(yīng)更快的觸發(fā)器降低時鐘頻率等。接下來介紹一下如何通過同步機(jī)制阻斷亞穩(wěn)態(tài)的傳播。

如下圖所示,如果觸發(fā)器出現(xiàn)亞穩(wěn)態(tài)現(xiàn)象,該電路將無法準(zhǔn)確檢測輸入信號是否出現(xiàn)上升沿。

圖片

(1)若D1.Q穩(wěn)定在低電平,能夠檢測出上升沿;

圖片

(2)若D1.Q穩(wěn)定在高電平,不能檢測出上升沿;

圖片

但是,如果采用兩個觸發(fā)器級聯(lián)的方式引入同步機(jī)制,情況就不一樣了,電路將準(zhǔn)確檢測輸入信號是否出現(xiàn)上升沿。

圖片

(3)若D1.Q穩(wěn)定在低電平,在輸入信號上升沿出現(xiàn)兩個時鐘周期后,檢測出上升沿;

圖片

(4)若D1.Q穩(wěn)定在高電平,在輸入信號上升沿出現(xiàn)一個時鐘周期后,檢測出上升沿。

圖片

總而言之,該電路始終能夠檢測出上升沿,只是時間問題。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 時鐘頻率
    +關(guān)注

    關(guān)注

    0

    文章

    50

    瀏覽量

    20624
  • 數(shù)字電路
    +關(guān)注

    關(guān)注

    193

    文章

    1637

    瀏覽量

    81612
  • 觸發(fā)器
    +關(guān)注

    關(guān)注

    14

    文章

    2032

    瀏覽量

    61895
  • 亞穩(wěn)態(tài)
    +關(guān)注

    關(guān)注

    0

    文章

    47

    瀏覽量

    13478
  • 輸入信號
    +關(guān)注

    關(guān)注

    0

    文章

    472

    瀏覽量

    12839
收藏 人收藏

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    減少亞穩(wěn)態(tài)導(dǎo)致錯誤,提高系統(tǒng)的MTBF

    1.亞穩(wěn)態(tài)與設(shè)計可靠性設(shè)計數(shù)字電路時大家都知道同步是非常重要的,特別當(dāng)要輸入一個信號到一個同步電路,但是該
    的頭像 發(fā)表于 12-18 09:53 ?9191次閱讀
    減少<b class='flag-5'>亞穩(wěn)態(tài)</b>導(dǎo)致錯誤,提高系統(tǒng)的MTBF

    FPGA中亞穩(wěn)態(tài)——讓你無處可逃

    在異步信號檢測、跨時鐘域信號傳輸以及復(fù)位電路等常用設(shè)計。1.3亞穩(wěn)態(tài)危害由于產(chǎn)生亞穩(wěn)態(tài)后,寄存器Q端輸出在穩(wěn)定下來之前可能是毛刺、振蕩、固
    發(fā)表于 01-11 11:49

    FPGA中亞穩(wěn)態(tài)——讓你無處可逃

    亞穩(wěn)態(tài)發(fā)生場合只要系統(tǒng)中有異步元件,亞穩(wěn)態(tài)就是無法避免的,亞穩(wěn)態(tài)主要發(fā)生在異步信號檢測、跨時鐘域信號傳輸以及復(fù)位電路等常用設(shè)計。1.3
    發(fā)表于 04-25 15:29

    亞穩(wěn)態(tài)問題解析

    亞穩(wěn)態(tài)數(shù)字電路設(shè)計中最為基礎(chǔ)和核心的理論。同步系統(tǒng)設(shè)計的多項技術(shù),如synthesis,CTS,STA等都是為了避免同步系統(tǒng)產(chǎn)生亞穩(wěn)態(tài)
    發(fā)表于 11-01 17:45

    在FPGA復(fù)位電路產(chǎn)生亞穩(wěn)態(tài)原因

    異步元件,亞穩(wěn)態(tài)就是無法避免的,亞穩(wěn)態(tài)主要發(fā)生在異步信號檢測、跨時鐘域信號傳輸以及復(fù)位電路等常用設(shè)計。03 亞穩(wěn)態(tài)危害由于
    發(fā)表于 10-19 10:03

    FPGA--復(fù)位電路產(chǎn)生亞穩(wěn)態(tài)原因

    的,亞穩(wěn)態(tài)主要發(fā)生在異步信號檢測、跨時鐘域信號傳輸以及復(fù)位電路等常用設(shè)計。03 亞穩(wěn)態(tài)危害由于產(chǎn)生亞穩(wěn)
    發(fā)表于 10-22 11:42

    在FPGA,同步信號、異步信號和亞穩(wěn)態(tài)的理解

    的變化,即不滿足建立和保持時間。那么寄存器的輸出端就會輸出一個既不是高電平也是低電平的一個電平。在數(shù)字電路,高電平和低電平是兩個穩(wěn)定的電平值,能夠一直維持不變化。如果不滿足建立或者保持時間的話,輸出
    發(fā)表于 02-28 16:38

    今日說“法”:讓FPGA設(shè)計亞穩(wěn)態(tài)“無處可逃”

    主要發(fā)生在異步信號檢測、跨時鐘域信號傳輸以及復(fù)位電路等常用設(shè)計。 3、亞穩(wěn)態(tài)危害 由于產(chǎn)生亞穩(wěn)態(tài)后,寄存器Q端輸出在穩(wěn)定下來之前可能是毛
    發(fā)表于 04-27 17:31

    一種消除異步電路亞穩(wěn)態(tài)的邏輯控制方法

    本文分析了異步電路亞穩(wěn)態(tài)產(chǎn)生原因和危害, 比較了幾種常用的降低亞穩(wěn)態(tài)發(fā)生概率的設(shè)計方法, 針對這些方法不能徹底消除
    發(fā)表于 10-01 01:56 ?55次下載
    一種消除異步<b class='flag-5'>電路</b><b class='flag-5'>亞穩(wěn)態(tài)</b>的邏輯控制方法

    FPGA復(fù)位電路產(chǎn)生亞穩(wěn)態(tài)概述與理論分析

    亞穩(wěn)態(tài)概述 01亞穩(wěn)態(tài)發(fā)生原因 在 FPGA 系統(tǒng),如果數(shù)據(jù)傳輸不滿足觸發(fā)器的 Tsu 和 Th 不滿足,或者復(fù)位過程
    的頭像 發(fā)表于 10-25 09:50 ?2733次閱讀
    FPGA<b class='flag-5'>中</b>復(fù)位<b class='flag-5'>電路</b><b class='flag-5'>產(chǎn)生</b><b class='flag-5'>亞穩(wěn)態(tài)</b>概述與理論分析

    數(shù)字電路何時會發(fā)生亞穩(wěn)態(tài)

    亞穩(wěn)態(tài)問題是數(shù)字電路很重要的問題,因為現(xiàn)實(shí)世界是一個異步的世界,所以亞穩(wěn)態(tài)是無法避免的,并且亞穩(wěn)態(tài)應(yīng)該也是面試常考的考點(diǎn)。
    發(fā)表于 09-07 14:28 ?641次閱讀

    亞穩(wěn)態(tài)產(chǎn)生原因、危害及消除方法

    亞穩(wěn)態(tài)問題是數(shù)字電路很重要的問題,因為現(xiàn)實(shí)世界是一個異步的世界,所以亞穩(wěn)態(tài)是無法避免的,并且亞穩(wěn)態(tài)應(yīng)該也是面試常考的考點(diǎn)。
    的頭像 發(fā)表于 09-07 14:28 ?1w次閱讀

    什么是亞穩(wěn)態(tài)?如何克服亞穩(wěn)態(tài)

    亞穩(wěn)態(tài)電路設(shè)計是常見的屬性現(xiàn)象,是指系統(tǒng)處于一種不穩(wěn)定的狀態(tài),雖然不是平衡狀態(tài),但可在短時間內(nèi)保持相對穩(wěn)定的狀態(tài)。對工程師來說,亞穩(wěn)態(tài)的存在可以帶來獨(dú)特的性質(zhì)和應(yīng)用,如非晶態(tài)材料、
    的頭像 發(fā)表于 05-18 11:03 ?5500次閱讀

    FPGA設(shè)計亞穩(wěn)態(tài)解析

    說起亞穩(wěn)態(tài),首先我們先來了解一下什么叫做亞穩(wěn)態(tài)亞穩(wěn)態(tài)現(xiàn)象:信號在無關(guān)信號或者異步時鐘域之間傳輸時導(dǎo)致數(shù)字器件失效的一種現(xiàn)象。
    的頭像 發(fā)表于 09-19 15:18 ?2337次閱讀
    FPGA設(shè)計<b class='flag-5'>中</b>的<b class='flag-5'>亞穩(wěn)態(tài)</b>解析

    數(shù)字電路亞穩(wěn)態(tài)是什么

    數(shù)字電路的設(shè)計與實(shí)現(xiàn)亞穩(wěn)態(tài)是一個不可忽視的現(xiàn)象。它可能由多種因素引發(fā),對電路的穩(wěn)定性和可靠性產(chǎn)生嚴(yán)重影響。本文將深入探討
    的頭像 發(fā)表于 05-21 15:29 ?2049次閱讀