1. LDO的穩定性問題

這篇文章實際是之前的文章“一種用于LDO的super source follower結構”的姐妹篇。在前一篇文章里提到過，在LDO輸出有片外大電容穩壓的情況下，輸出節點為系統主極點。在輕負載（iload接近0）時，輸出電阻大，主極點低；重負載（iload接近LDO最大負載電流）時，輸出電阻小，主極點高?？紤]到內部運放輸出節點電阻大，而pass device的柵極寄生電容大，為了保證全負載范圍內的穩定性，一般會在內部運放輸出和pass device之間插一級buffer，避免內部次極點太低頻。前一篇文章里介紹的是用super source follower來做buffer，而本文旨在用super current mirror來做buffer。

再復習一下我們對super source follower的要求： 輸入電容足夠小，輸出電阻足夠小，且功耗足夠低。 事實上，即便換成super current mirror，要求也是一樣的。

2. Super current mirror

圖一

圖一是用current mirror來做LDO buffer stage的典型例子。運放輸出節點連接一個NMOS的柵極，這個NMOS實際是作為一個gm cell，將VEA轉化為電流。再連接diode-connected PMOS，將電流以1:K的比例鏡像給功率管MP?？梢钥吹?，中間這個buffer的輸出阻抗Zo=1/gm。

如何對傳統的current mirror進行改善呢？答案如圖二。對右側的super current mirror，穩態時電流分布如下：iB2=iB1=IOUT/K，iB4=iB6=iB5=IOUT/(3*K)，iB3=4*IOUT/(3*K)，那么IIN=IOUT/K。反過來看，這個電流鏡以1:K的比例將輸入電流鏡像出去，和左側傳統電流鏡的功能一樣。

圖二

瞬態時 ，輸入電流IIN一旦增加Δi，MB5和MB6電流減小Δi，VBoost上升Δi*(ro4||ro6)，通過MB1使IBoost增加Δi*(ro4||ro6)*gm1，迅速拉低VG點，使IOUT增大。可見，瞬態時，IBoost通過這個反饋環路的放大，可以加速VG這個大電容節點的拉低，那么super current mirror的瞬態響應速度就比傳統電流鏡更快。隨著VG的拉低，一方面，MB3電流增大，使MB5電流增加，形成一個負反饋環路；另一方面，MB4電流也增大，使VBoost電壓繼續升高，形成一個正反饋環路。

下面分析下 環路穩定性 。將MB1的gate和MB4/6的drain斷開，假設MB1的gate電壓增大Δv， IBoost減小Δvgm1，MB3,5,6的電流減小Δvgm14/3，VBoost減小Δvgm1 4/3 (ro4||ro6)，則此負反饋環路的增益為gm1 4/3 (ro4||ro6)。再看右側正反饋環路，MB4電流增大Δvgm11/3，VBoost增大Δvgm11/3*(ro4||ro6)，則正反饋環路增益為gm1 1/3 (ro4||ro6)，由各支路電流比例保證正反饋增益小于負反饋增益，低頻情況下可保證由負反饋主導。

那么隨著頻率的升高，如何保證相位裕度足夠呢？作者在MB2的gate和MB4的gate之間加了一個電阻Rc，但并未具體推導。對此，筆者自己畫了個等效模型并做了如下推導（此處認為Rc>>1/gm2，可能有不嚴謹的地方，僅供參考）：

圖三

為了方便閱讀，重新貼一張圖二在這：

圖二

假如Rc=0，Cg2直接掛在VG上，會在整體環路里引入一個gm2/Cg2的次極點；而引入Rc后，次極點約為1/(RcCg2)，但同時引入一個左半平面的零點1/(4/3Rc*Cg2)，基本可以抵消次極點的影響。

再回頭看我們起初對buffer的要求： 輸入電容足夠小，輸出電阻足夠小，且功耗足夠低。 在本文介紹的結構中，輸入電容和傳統電流鏡并沒有太大變化，且功耗增加了，但輸出電阻減小了。同樣可以由圖三推導Cg2節點的等效電阻，由于環路增益的抑制，使得此節點阻抗減小了非常多。

最后，貼一張原文里的對比圖：

圖四

可以看到，由于輸出阻抗減小，整體帶寬顯著增加。