建立時間和保持時間是SOC設計中的兩個重要概念。它們都與時序分析有關,是確保芯片正常工作的關鍵因素。
建立時間(Tsu):在時鐘采樣沿之前,數據必須保持穩定的時間,該時間量稱為建立時間。保持時間 (Th):在時鐘采樣沿之后,數據必須保持穩定的最短時間。理想最優的建立時間和保持時間出現在數據中間采樣的位置,如下所示,實質就是使觸發器在采樣沿得到穩定的數據,如果數據在時鐘上升沿的建立保持時間內 {latch edge-setup,latch edge+hold time}發生跳變,則會產生亞穩態輸出,即輸出值在短時間內處于不確定態,有可能是1,有可能是0,也可能什么都不是,處于中間態1。
建立時間和保持時間都與時鐘信號、數據信號和觸發器之間的關系有關。建立時間要求數據信號在時鐘信號上升沿之前保持穩定一段時間,以便觸發器能夠正確采樣數據。而保持時間要求數據信號在時鐘信號上升沿之后繼續保持穩定一段時間,以便觸發器能夠正確鎖存數據。
如果建立時間或保持時間不滿足要求,則可能會導致時序違例。這種情況下,觸發器可能無法正確采樣或鎖存數據,從而導致芯片工作不正常。因此,在SOC設計中,需要對建立時間和保持時間進行嚴格的分析和優化,以確保芯片能夠正常工作。
審核編輯:湯梓紅
-
soc
+關注
關注
38文章
4326瀏覽量
221575 -
SoC設計
+關注
關注
1文章
151瀏覽量
19072 -
觸發器
+關注
關注
14文章
2032瀏覽量
61849 -
建立時間
+關注
關注
0文章
10瀏覽量
6663 -
保持時間
+關注
關注
0文章
10瀏覽量
5759
原文標題:soc設計中的建立時間和保持時間
文章出處:【微信號:快樂的芯片工程師,微信公眾號:快樂的芯片工程師】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
芯片設計進階之路—從CMOS到建立時間和保持時間

FPGA時序分析-建立時間和保持時間裕量都是inf怎么解決呢?

建立時間和保持時間討論
FPGA實戰演練邏輯篇51:建立時間和保持時間
保持時間與建立時間
數字 IC 筆試面試必考點(9)建立時間以及保持時間 精選資料分享
為什么觸發器要滿足建立時間和保持時間
時延和建立時間在ADC電路中的區別
PCB傳輸線建立時間、保持時間、建立時間裕量和保持時間裕量

關于建立時間和保持時間的測量方法

評論